Устройство для синхронизации дискретной информации

Союз Советскиз

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

<и>?414?8 (61) Дополнительное к ввт. свид-ву Р 588647 (22) Заявлено 150777 (21) 2507773/18-09 с присоединением заявки Нов (23) Приоритет—

Опубликовано 1506.80. Бюллетень М

Дата опубликования описания 150680 (51)М. Кл.

Н 04 1 7/02

Государствениый комитет

СССР ио делам изобретений и открытий (53) УДК 621.394.. 662 (088. 8} (72) Авторы изобретения

В. М. Нейман и Л. B. Деревянко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ДИСКРЕТНОЙ

ИНФОРМАЦИИ

Изобретение относится к радиотехнике и может использоваться при регенерации и регистрации дискретной информации в системах связи.

Основное авторское свидетельство

9 588647 выдано на устройство для синхронизации дискретной информации, содержащее формирователь входных импульсов, один из выходов которого подключен к первому входу фазового детектора, ко второму входу которого подключен выход фильтра через управляемый генератор, другой выход которого подключен к одному из входов формирователя выходных импульсов, к друго- 15 му входу которого подключен выход блока сравнения, входы которого через соответствующие интеграторы соединены с информационным входом формирователя входных импульсов, управляемый

Фазовращатель, суммирующий блок, вычитающий блок, дополнительный фазовый детектор, дополнительный фильтр и элемент ЙЛИ, при этом другой выход формирователя входных импульсов через дополнительный фазовый детектор подключен к первым входам суммирующего блока и вычитающего блока, ко вторым входам которых подключен выход фазового детектора, причем выход сум- 30 мирующего блока подключен ко входу фильтра, а выход вычитающего блока через дополнительный фильтр подключен к первому входу управляемого фазовращателя, второй вход. которого соединен со вторым входом фазового детектора и с первым входом элемента ИЛИ, а выход управляемого фаэовращателя подключен к другому входу дополнительного фазового детектора и ко второму входу элемента ИЛИ, выход . которого подключен ко входам сброс интеграторов и к дополнительному входу. Формирователя выходных импульсов (1) .

Однако в известном устройстве при

Флуктуациях фронтов входного сигнала достоверность регистрации информации снижается за счет интегрирования участков тактового интервала, прилежащжс к моментам, соответствующим математическому ожиданию Фронтов.

Цель изобретения — повышение достоверности регистрации информации в ус- ловиях флуктуации фронтов входного дискретного сигнала.

Для этого в устройство, известное по основному авт. св. Р 588647, введен блок фазовой селекции, при этом выходы формирователя входных импуль741478 сов через блок фазовой селекции подключены соответственно к первым входам фазового детектора и дополнительного фазового детектора, а второй вход и выход управляемого фазовраща» теля соединены с другими входами блока фазовой селекции, на дополнительный вход которого подан входной сигнал, а выход соединен с сигнальными входамй интеграторов, кроме того блок фазовой селекции состоит из блока се- О лекции фронтов, два выхода которого через последовательно соединенные пер" вый элемент, ИЛИ, делитель частоты, частотный компаратор и .фильтр подключены к его входу, третий и четвертый выходы через второй элемент ИЛИ 15 подключены к, другому входу частотного компаратора, а пятый и шестой выходы блока селекции фронтов через элемент ИЛИ-НЕ подключены ко входу ключа, при этом другой вход ключа, 20 второй, третий, .четвертый и пятый входы блока селекции фронтов являются входами блока фазовой селекции, а первый и второй выходы блока селекции фронтов и выход ключа — выходами бло- 25 ка фазовой селекции.

На чертеже приведена структурная ,Ьлектрическая схема предложенного устройства.

Устройство для синхронизации дискретной информации содержит формиро30 ватель входных импульсов 1, фазовый детектор 2 и дополнительный Фазовый

° детектор 3, вычитающий блок 4, суммирующий блок 5, фильтр 6 и дополнительный фильтр 7, управляемый генератор 8, управляемый фазовращатель 9, элемент

ИЛИ 10, два интегратора ll и 12, блок сравнения 13, формирователь выходных импульсов 14, блок фазовой селекции

15, который состоит из блока селекции фронтов 16, фильтра 17, двух элементов ИЛИ 18 И 19, делителя частоты 20, частотного компаратора 21,, элемента

ИЛИ-НЕ 22 и ключа 23. устройство для синхронизации дис- 45 кретной информации работает следующим образом.

Положительные и отрицательные фронты входного двоичного сигнала, выде» л нн е Формирователем входных импуль- 5р сов 1, поступают s блок селекции фронтов 16 блока Фазовой селекции 15, в котором происходит фазовая селекция этих сформированных импульсов, раздельная для каналов положительных и отрицательных фронтов на импульсы, попавшие на подставку и.не попавшие на нее.

Импульсы,;попавшие на соответствующие подставки (Формирование подставок описано ниже}, поступают на пер- )0 вые входы фазового детектора 2 и дополнительного фазового детектора 3, на вторые входы которых поданы импульсные последовательности с управляемого генератора 8, на фазовый детектор непосредственно, а на дополнительныйчерез управляемый фазовращатель 9.

Выходные сигналы с выхода фазового детектора 2 и дополнительного фазового детектора 3 через суммирующий блок 5 и фильтр б поступают на управляющий вход управляемого генератора 8, а через вычитающий блок 4 и дополнительный Фильтр 7 на управляющий вход управляемого Фазовращателя 9, В установившемся состоянии на вторых входах фазового детектора 2 и дополнительного фазового детектора 3 устанавливаютя импульсные последовательности, которые совпадают с математическими ожиданиями одна— положительных фронтов, другая — отрицательных.

Сдвиг этих последовательностей определяется искажениями входного сигнала типа преобладания . Эти импульсные последовательности через элемент ИЛИ 10 осуществляют сброс интеграторов 11 н 12.

На формирователь выходных импульсов 14 подается смешанная импульсная последовательность с элемента ИЛИ 10 и импульсная последовательность с дополнительного выхода управляемого генератора 8, сдвинутая по отношению к импульсной последовательности на его основнам выходе на М . B формирователе выходных импульсов 14 выделяются из смешанной импульсной последовательности ближайшие импульсы, следующие после импульсов, поступающих с вспомогательного выхода управляемого генератора 8. Эти импульсы являются выходной последовательностью тактовой частоты и при опросе имн выхода блока сравнения 13 регистрируется информация по очередному такту с исключени ю возможности ложной синхронизации, а сброс интеграторов

1l и 12 смешанной импульсной последовательностью обеспечивает сужение интервала интегрирования по посылке при появлении искажений входного сигнала типа преобрадания .

В блоке селекции фронтов 16, как уже отмечалось, формируются фазовые подставки, управляющие прохождением импульсов, полученных из положительных фронтов входной дискретной информации на первый вход фазового детектора 2, а из отрицательных фронтов— на первый вход дополнительного фазового детектора 3.

Ширина подставок определяется сигналом на управляющем входе блока селекции фронтов 16, а середины их совмещаются с импульсными последовательностями на вторых входах фазового детектора 2 и дополнительного фазового детектора 3, для чего эти последовательности в качестве опорных подаются на блок селекции фронтов 16.

Импульсы, сформированные по поло-, жительным и отрицательным фронтам

741478 6

В связи с выключением электронного ключа 23 иа время действия фазовых подставок в блоке селекции фронтов

l6, область интегрирования по посыл- 40 ке сужается при увеличении дисперсии временного положения фронтов входного дискретного сигнала.

Введение во вхбдной цепи интеграторов 11 и 12 ключа 23,отключающего входную информацию на время действия фазовых подставок в блоке селекцни фронтов 16, дает возможность повывходного сигнала и не попавшие на фазовые подставки, смешиваются на элементе ИЛИ 18.

Средняя частота на выходе элемента ИЛИ 18 сравнивается с частотой, полученной делением частотного сигнала с выхода элемента ИЛИ 19 с помощью делителя частоты 20 ° Это сравнение ° осуществляется частотным компаратором i 21, из выходного сигнала которого с помощью фильтра 17 формируется управляющий сигнал, изменяющий ширину подставок в блоке селекции 10 фронтов 16.

Элементы ИЛИ 18 и 19, делитель частоты 20, частотный компаратор 21 и фильтр 17 образуют петлю обратной связи, за счет работы которой ширина 35 фазовых подставок, вырабатываемых в блоке селекции фронтов 16, приводится в соответствие с величиной дисперсии временного положения фронтов входного дискретного сигнала. щ

Повышение помехоустойчивости достигается при этом за счет исключения из входных импульсных последовательностей, поступающих на первые входы фазового деТектора 2 и дополнительно- 2 го фазового детектора 3 импульсов, существенно отклоняющихся от математического ожидания. для повышения достоверности регистрации информации в условиях значительной дисперсии фронтов входного сигна-, ла,подача этого сигнала на входы интеграторов 11 и 12 производится через ключ 23, управляемый через элемент

ИЛИ-НЕ 22 от выходов подставок блока селекции фронтов 16.

35 сить достоверность приема дискретйой информации в условиях временного рассеяния фронтов входного дискретного сигнала, т.к. интервал интегрирования . по посылке автоматически меняется при изменении временной дисперсии фронтов входного дискретного сигнала.

Формула изобретения

i. Устройство для синхронизации цискретной информации по авт. св.

9 588647, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности, введен блок фазовой селекiции,при атом выходы формирователя входных импульсон через блок фазовой селекции подключены соответственно к первым входам фазового детектора и дополнительного фазового детектора, а второй вход и выход управляемого фазовращателя соединены с другими входами блока фазовой селекции на дополнительный вход которого подан входной сигнал, а выход соединен с сигнальными входами интеграторов.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок фаэовой селекции состоит иэ блока селекции фронтов, два выхода которого через последовательно соединенные первый .элемент ИЛИ, делитель частоты, частотный компаратор и фильтр подключены к его входу, третий и четвертый выходы через второй элемент ИЛИ подключеяы к другому входу частотного компаратора, а пятый и шестой выходы блока селекции фронтов через элемент ИЛИ-НЕ подключены ко входу ключа, при этом другой вход ключа второй, третий, четвертый и пятый входы блока селекции фронтов являются входами блока фаэовой селекии, а первый и второй выходы блока селекции фронтов и выход ключа — выходами блока фазовой селекции.

Источники информации, принятые во внимание при экспертизе

1. Лвторское свидетельство СССР

Р 588647, кл. Н 04 L 7/02,,1976.