Устройство декодирования импульсной последовательности

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскнк

Социалмстнческмк

Республик

< >741451 (61) Дополнительное к авт. свид-ву (22) Заявлено 27.11.78 (21) 2688874/18-21 с присоединением заявки ) (о (23) Приоритет—

Опубликовано 1506.80. Бтоллетень М 22

Дата опубликования описания 150680

Р1) М. К,.

Н 0З К 1З/00

Государственный комитет

СССР но делам изобретений и открытий (53) УДК 681. 325 (088.8) (72) Авторы изобретения

Р. И, Юргенсон, A. C, Ибрагимов и С.С. Казанский

Ленинградский ордена Ленина электротехнический институт имени В.И. Ульянова (Ленина) (71) Заявитель (54) УСТРОЙСТВО ДЕКОДИРОВАНИЯ 1.*М11У)1ЬСНОЙ

ПОСЛЕДОВАТЕЛЬНОСТИ

Изобретение относится к импульсной технике, Устройство может быть использовано для повышения надежности обработки импульсных сигналов.

Известно устройство декодирования импульсной последовательности, содержащее генератор импульсов, выход которого подключен к управляющему входу элемента задержки, причем информационный в>:од элемен- та задержки подключен к входу устройства, а выходы подключены к пороговому элементу (1) .

Известно устройство декодирования импульсной последовательности, содержащее генератор импульсов, соединенный с управляющим входом элемента- задержки, п элементов совпадения, и дешифраторов адресов ступейей декодирования по числу интервалов в.импульсной последовательности и блоК адресации ступеней декодирования,причем выходы блока адресации ступеней декодирования годключены к адресным входам элемента задержки, выходы элементов задержки подключены к входам соответствующих п дешифраторов ступеней декодирования, выходы каждого из которых подключены к первым входам соответствующих и элементов совпадения, вторые входы и элементов,,,,совпадения подключены к сигнальному входу элемента задержки, а выходы и элементов совпадения подключены к соответствующим входам блока адресации ступеней декодирования (2) °

Недостатком известных устройс ->является низкая надежность.

Цель изобретения — повышени:. н;-дежности устройства.

Это достигается тем, что в уст1:ойство .декодирования импульсной пос15 ледовательнс%ти, содержащее генератор импульсов, блок 3адержки, пороговый элемент, введены циклический распределитель, коммутатор блок элементов ИЛИ, число которых равно

20 и интервалам декодируемой импульсной последовательности, и блок элементов И, с числом групп элементов

И, равным и каждая из которых вклю25 чае k элементов И где k > n. Причем

I блок задержки содержит k параллельных элементов задержки, выход генератора импульсов подключен к входу циклического распределителя, выходы которого через коммутатор полк:ни30 чены к последовательным входа:*

741451

1О

Формула изобретения. раллельных элементов задержки, управляющие входы последних подключены к первому выходу циклического распределителя, параллельные выходы элементов задержки соединены с первыми входами элементов И соответствующих групп блока элементов И, вторые входы одноименных элементов И, групп блока элементов И соединены с соответствующими выходами циклического распределителя, а выходы элементов И всех групп блока элементов И соединены с входами соответствующих элементов ИЛИ блока элементов ИЛИ; выходы которых подключены к входам порогового элемента, информационный вход порогового элемента соединен с информационным входом коммутатора.

Структурная электрическая схема устройства приведена на чертеже.

Устройство содержит генератор

1 импульсов, блок 2 задержки, состоящий из к параллельных элементов задержки, пороговый элемент 3, циклический распределитель 4, коммута тор 5, блок 6 элементов И с числом групп элементов И, равным и; каждая из которых включает k ýëåментов И, блок 7 элементов ИЛИ, чис- .. ло которых равно и интервалам декодируемой импульсной последовательности, Устройство работает следующим образом.

На информационный вход коммутатора 5 поступает импульсная последовательность, подлежащая декодированию, Управляющий импульс на выходах циклического распределителя 4, продвигаясь в обратном порядке к номерам выходов, управляет работой коммутатора, Каждый импульс последовательности с помощью циклического распределителя квантуется во времени н.а k + 1 часть, каждая часть которого последовательно записывается в первые ячейки К параллельных элементов задержки блока 2. При этом одновременные части всех импульсов последовательности записываются в разные ячейки к параллельных элементов задержки. Импульсы с первого

-выхода циклического распределителя, поступающие через к тактов генерато" ра 1; подаются на управляющие входы параллельнйх элементов задержки блока 2. Импульсы с выходом циклического распределителя, кроме того, поступают на входы элементов И всех и групп блока 6 и управляют восстановлением импульсов последовательности.

При этом каждый импульс на выходе циклического распределителя с помощью вторых входов одноименных элементов

И каждой из и. групп блока 6 опрашивает по одной ячейке k параллельных ° элементов задержки, в которых хранятся только одноименные кванты всех и импульсов.

Восстановленные по длительности импульсы последовательности с выходов элементов И всех и групп блока 6 поступают на соответствующие входы элементов ИЛИ блока 7, с выходов которых импульсы поступают на входы порогового элемента 3, На входах порогового элемента до и после прихода последнего импульса последовательности присутствует не более одного импульса последовательности. С приходом последнего импульса последовательности на всех n+1 входах порогового элемента присутствую т импульсы, которые участвуют в формировании сигнала общего декодирования на выходе порогового элемента, Использование последовательно-параллельной записи импульсон в блок задержки с последующим параллельнопоследовательным восстановлением с комбинированием отводов позволяет повысить надежность устройства и понизить тактовую частоту блока задержки в k раз.

Устройство декодирования импульсной последовательности, содержащее генератор импульсов, блок задержки, пороговый элемент, информационный вход которого подключен к входной шине устройства, о т л и ч а ющ е е с я тем, что, с целью повышения его надежности, в него введены циклический распределитель, коммутатор, блок элементов ИЛИ, число которых равно и интервалам декодируемой импульсной последовательности, блок элементов И с числом групп элементов И, равным и, каждая из которых

45 включает k элементбв И, где k 7 и, причем блок задержки содержит k параллельных элементов задержки, выход генератора импульсов подключен к вхо-", ду циклического распределителя, выходы которого через коммутатор подключены к последовательным входам параллельных элементов зацержки, управляющие -входы которых подключены к первому выходу циклического распределителя, параллельные выходы элементов задержки соединены с первыми входами элементов И соответствующих групп блока элементов И, вторые входы одноименных элементов И групп блока элементов И соединены с соответствую60 шими выходами циклического распределителя, а выходы элементов И всех групп блока элементов- И соединены с входами соответствующих элементов

ИЛИ блока элементов ИЛИ, выходы б5 которых соединены с входами порого741451

Составитель А, Титов

Редактор Т. Юрчиказа Техред Н.Бабурка Корректор Е. Папп

Заказ 3218/54

Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 .

Филиал ППП Патент, r, Ужгород, ул. Проектная, 4 вого элемента, информационный вход которого соединен с информационным входом коммутатора, Источники информации, принятые во внимание при экспертизе

1. Глобус И.A. Двоичное кодирование в асинхронных системах, N. Связь, 1972, с. 15-30.

2. Авторское свидетельство СССР

Р 566398, кл. Я 03 К 13/22, 1976

5 (прототип) °