Цифровой коррелятор
-- Йл > Иб" т(4 ь1««(вф„.чту,уц
„„Ф 5 @ьт!ф; «il:g
СА И"
Союз Советскнк
Социалистических
Рвс ублнк
ОПИ
ИЗОБРЕТЕНИЯ
««11 739544
К АВТОРСКОМУ СВИ ЕТИЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 26.1277 (21) 2560404/18-24 (51)М. Кл.2 с присоединением заявки ¹
G 06 F 15/34
Государственный комитет
СССР по делам изобретений и открытий (23) Приоритет
Опубликовано 0 506 80. Бюллетень ¹ 21
Дата опубликования описания 0506.80 (53) УДК 681. 323 (088. 8) С.Н. Бритин, В;П. Ипатов, Ю.А. Коломенский и В.И. Корниевский (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЧ КОРРЕЛЯТОР
Это одноканальное устройство об- 15 ладает недостаточным быстродействием при относительной сложности. Наличие в корреляторах перемножителей обычно является причиной их сравнительно низкого, быстродействия. При- 20 менение в качестве перемножителей быстродействующих запоминающих устройств не всегда возможно, поскольку число уровней квантования cHI налов может достигать значительной 25 величины, и требуемый объем памяти в этом случае становится непомерно большим, Известен также циФровой коррелятор, состоящий иэ аналого-цифровых пре- 39
Изобретение относится к цифровой вычислительной технике и может быть использовано для опреде-ления корреляционных функций различ;ных процессов, а также в системах и устройствах, основанных на корреляционных методах обработки сигналов, в частности, в системах радиолокации и радионавигации.
Известен цифровой коррелятор, содержащий. четыре блоха динамической памяти, два блока умножения, два накопителя и регистр tll.
2 образователей входного и опорного сигналов, выходы которых через перемножитель подключены к сумматору, выполняющему функции интегратора.
Сигнал на выходе сумматора определяет величину корреляции опорного и входного сигналов (2).
Недостатком этого коррелятОра является низкое быстродействие.
Это связано с тем, что для увеличе ния точности коррелятора или для устранения подавления слабых сигналов в нем требуется увеличивать число уровней квантования входного сигнала.
При этом увеличивается время умножения, которое пропорционально числу разрядов сомножителей, что в свою очередь увеличивает минимально допустимый дискрет квантования по времени входных процессов, т. е. снижает быстрбдействие коррелятора.
Целью изобретения является повышение быстродействия цифрового коррелятора.
Поставленная цель достигается тем, что в коррелятор, содержащий первый и второй аналого-цифровой преобразователи, входы которых являют= ся входами, коррелятора, блоки умножения. накапливающие сумматоры и
739544 усреднитель, введен коммутатор с числом выход@в, равным числу уровней квантования опорного сигнала, входы коммутатора соединены с выходами соответствующих аналого-цифро:вых преобразователей, а выходы соединены с входами соответствующих накапливающих сумматоров, выход каждого из которых соединен с входом блока умножения, выход каждого иэ которых подключен к соответствующему входу усреднителя. Это позволяет во время действия входного сигнала производить только суммирование его квантованных выборочных значений, каждое из которых соответствует опре деленному уровню квантования опорного сигнала, а более медленную опе- рацию умножения, ограничивающую быст-, родействие, выполнять после окончания действия входного сигнала.
На чертеже изображена структурная схема описываемого цифрового коррелятора °
Коррелятор состоит из аналого цифровых преобразователей 1 и 2 входного и опорного сигналов, вы.ходы которых подключены к коммутато-.. ру 3. Коммутатор имеет чисЛо выходов, равное числу уровней квантования опорного сигнала, причем каждый его выход подключен к соответствующему сумматору 4, связанному с соответствующим блоком умножения 5, а все выходы блоков 5 подключены к входам усреднителя б.
Цифровой коррелятор работает следующим образом.
Входной сигнал поступает на аналого-цифровой преобразователь 1, где производится его дискретизация по времени и квантование по уровню. С выхода аналого-цифрового преобразователя 1. сигнал, представляющий собой и -разрядное число, поступает на коммутатор 3, управляемый сигналами, поступающими с аналого-цифрового преобразователя 2 опорного сигнала. При этом в каждый момент дискретизации квантованное выборочное значение входного сигнала через коммутатор 3 поступает на один из сумматоров 4, соответствующий определенному уровню квантования опорного сигнала. После окончания входного сигнала величины накойленные в сумматорах 4 умножаются в блоках умножения 5 на коэффициенты, равные соответствующим значениям уровней квантования опорного сигнала, а полученные произведения подвергаются окончательному сложению на усреднителе б, результат которого и определяет искомую величину корреляции.
Пример. Сигналы с выходов аналого-цифровыХ преобразователей 1 и 2 представляются десятью разрядными числами.
Пусть время выполнения одной операции сложе ни я рав но 4, тогда для обычных множительных устройств- вреся выполнения одной операции умножения примерно равно1 = 20 с.
Дискрет квантования сигнала по времени в известном корреляторе (прототип) должен быть выбран из условия
>t it 20 к с м с i а в описываемом корреляторе 1„) t<
15 Быстродействие предлагаемого цифрового коррелятора примерно в 20 раз выше быстродействия прототипа.
На практике часто встречаются случаи, когда цифровой многораэряд-щ ный (например, де с яти раз р ядный ) опорный сигнал коррелятора принимает лишь два значения, тогда увеличение оборудования по сравнению с прототипом невелико, а именно, добавляются коммутатор, сумматор, перемножитель и выходной сумматор. При выполнении блоков коррелятора на интегральных микросхемах это увеличение объема оборудования вполне приемлемо, если учесть, что быстродействие
30 коррелятора при этом повышается в
20 раз. формула и зобретени я
Цифровой коррелятор, содержащий первый и второй аналого-цифровые преобразователи, входы которых являются входами коррелятора, блоки умножения, накапливающие сумма40 торы и усреднитель, о т л и ч а юшийся тем, что, с целью повышения быстродействия коррелятора, он имеет коммутатор с числом выходов, равным числу уровней квантования опор45 ного сигнала входи коммутатора
Р соединены с выходами соответствующих аналого-цифровых преобразователей, а выходы соединены с входами соответствующих накапливающих сумматоров, выход каждого иэ которых соединЕн с входом блока умножения, выход каждого иэ которых подключен к соответствующему входу усреднителя.
Источники информации, 55 прйнятые во внимание при экспертизе
1. Авторское свидетельство СССР
Р 468247, кл. 6 Об Г 15/34, 1974.
2. Грибанов Ю .И. и др. Автоматические цифровые корреляторы. М., б() Энергия, 1971, с. 150 (прототип).
739544
Сосвавииаиь В. Жовиисиий ф Р ЫЕ.О У РФ
Редактор Л. Волкова Техред X.Êàñòåëåâè÷ Корректор g. дЕичик
Заказ 2926/43 Тираж 751 Подписное
ЯНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП Патент, г. Ужгород, ул, Проектная, 4