Генератор символов

Союз Советски к

Социалистических

Республик

ОПИИ

ИЗОБРЕТЕНИЯ

< л?36140

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено11.07.77 (21) 2506383/18-24 с присоединением заявки № (23) Приоритет (51)М. Кл.

G 06 К 15/20

Государстееииык комитет

СССР во делам изобретений и открытий

Опубликовано25.05.80 Бюллетень № 19, (53) УДК681. .327.11 (088.8) Дата опубликования описания 28.05.80 (72) Авторы изобретения

Н. Г. Козлов, Э. М, Лысункин и П. В. Китов (71) Заявитель (54) ГЕНЕРАТОР СИМВОЛОВ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах отображения информации.

Известен генератор символов, содержащий регистр кода символа, блок памяти - 5 символов, блок опроса, счетчик векторов, генератор, регистр микрокоманды, генераторы функциональных напряжений, блок подсвета луча, преобразователь, логический блок (1 j .

Наиболее близким техническим решением к изобретению является генератор символов, содержаший счетчик тактов, последовательно соединенные первый регистр, первый дешифратор и блок памяти, 15 выходы которого соединены с входами второго регистра и второго дешифратора, выход которого подключен к триггеру (2)Недостатком указанных .генераторов

20 являбтся сложность.

11ель изобретения — упрошение генератора символов и повышение его надежностии.

Поставленная цель достигается тем, что генератор содержит коммутатор, третий и четвертый регистры, третий, четвертый и пятый дешифраторы, первый вход пятого дешифратора подключен к первому входу четвертого дешифратора, второй вход - к выходу четвертого регистра, а выход — к второму входу второго дешифратора, первый вход третьего регистра соединен с третьим входом второго дешифратора и с первым входом четвертого регистра, второй вход которого подключен к выходам блока памяти и к второму входу третьего регистра, выход которого соединен с вторым входом четвертого дешифратора, выход которого. подключен к второму входу блока памяти, первый вход коммутатора соединен с выходом первого регистра, второй вход = с вторым входом первого дешифратора., третий вход - с выходом счетчик» тактов, а выход - с входом третьего дешифратора, выход которого подключен к третьему входу блока памяти.

736140

ha фиг. 1 представлена блок-схема генератора символов; на фиг. 2 — временная диаграмма работы генератора символов; на фиг. 3 — примеры организации попиграммы и символы, входящие в каждую из них; на фиг. 4 — пример конфигурации символов алфавита, формируемых с помощью предложенного генера тора символов.

Генератор символов содержит первый регистр 1, коммутатор 2, счетчик, 3 тактов, первый дешифратор 4, третий дешифратор 5, блок 6 памяти, третий регистр 7, четвертый дешифратор 8, четвертый регистр 9, пятый дешифратор 10, второй дешифратор 11, триггер 12, второй регистр 13.

Генератор символов работает следующим образом.

15 . 20

Код символа, поступающий на Вход генератора символов, записывается в первый регистр 1, с выходов которого четыре старших разряда кода символа поступают 25 на входы коммутатора 2, а три младших разряда кода символа — на первый дешифратор 4. При поступлении на вход коммутатора 2 .управляющего сигнала, показанного на фиг. 2-1, последний разрешает 30 прохождение старших разрядов кода символа на вход третьего дешифратора 5 и на одном из выходов последнего формируется сигнал низкого уровня. Одновре, менно указанный управляющий сигнал поступает на стробирующий вход первого дешифратора 4 и на соответствующем выходе последнего формируется r èãêàë высокого уровня. С помощью сигнала с выхода третьего дешифратора 5 и с выхо4Î да первого дешифратора 4 осуществляется считывание информации из соответствующей ячейки зоны выбора попиграмм блока 6 памяти.

Информация представлена 16-ти разрядным двоичным словом, содержащим в Зм разряде код знака направления первого вектора развертки попиграммы по оси (., в 2-м — 4-м разрядах — код величины первого вектора развертки полиграммы по оси Х, в 5-м разряде— код знака направления первого вектора развертки полиграммы по оси У, в

6-м-8-м разрядах — код величины первого вектора развертки полиграммы по оси ( в 9-м-12-м разрядах — код номера полиграммы, в. которую входит данный символ, в 13-м — 15-м разрядах — код номера символа в этой попиграмме и в 16-м разряде — код модуляции первого вектора этой полиграммы для формирования данного символа. С выхода блока 6 памяти информация 1-ro-8-го разрядов поступает на второй регистр 13, информация 9-го-12-го разрядов — на вход третьего регистра 7, информа. ция 13-го-15-го разрядов — на вход четвертого регистра 9 и 16-го разрядана вход второго дешифратора 11.

Запись информации в эти регистры и второй дешифратор 11 осуществляется входным управляющим сигналом, показанным на фиг. 2 — 2, поступающим на соответствующий вход генератора символов.

Сигнал с выхода второго дешифратора

11 поступает на вход триггера 12, устанавливая последний в состояние, соответ.ствующее засветке ипи гашению первого вектора развертки полиграммы для данного символа. Информация, записанная в третьем регистре 7, поступает на вход четвертого дешифратора 8, который стробируется входным управляющим сигналом, показанным на фиг. 2-3, и поступающим на соответ ствующн и вход генератора с имволов. Далее с одного из выходов четвертого дешифратора 8 формируется сигнал высокого уровня, который поступает на соответствующий вход зоны развертки полиграмм блока 6 памяти, определяя тем самым адрес развертки полиграмм.

Информация с выхода четвертого регистра

9 поступает на вход пятого дешифратора

10, который стробируется тем же входным сигналом, что и четвертый дешифратор 8. Сигнал высокого уровня с выхода пятого дешифратора 10 поступает íà соответствующий вход второго дешифратора

11. При поступлении входного управляющего сигнала, показанного на фиг. 2-4, на вход счетчика 3 тактов, на выходе. последнего формируются соответствуюп ие состояния и поступают на вход коммутатора 2, а по входному управляющему сигналу, показанному а фиг. 2-5, они поступают на вход третьего дешифратора

5. Этот дешифратор на своих выходах формирует временную последовательность импульсов, которые поступают на соответствуюшие входы блока 6 памяти.

Таким образом сигналы с выходов чет— вертого и третьего дешифраторов осуществляют считывание информации из определенной области зоны развертки попиграмм блока 6 памяти. С выхода блока 6 памяти 16-ти разрядные двоичные слова пос736140 тупают на входы соответствующих регистров и второго дешифратора, в 9-м — 16-м разрядах содержатся коды модуляции о засветке соответствующего вектора. С выхода блока 6 памяти информация 1-ro

8-го разрядов поступает на второй регистр 13, информация 9-го - 16-го разрядов поступает на вход второго дешифратора 11, в котором соответствующий разряд стробируется выходным сигналом пятого дешифратора 10 Следовательно, на выход второго дешифратора 11 проходит информация с одного из 9-16 выходных разрядов блока 6 памяти. Временная последовательность кодов модуляции век15 торов развертки полиграммы для данного символа с выхода второго дешифратора 11 поступает на вход триггера 12, устанавливая его в состояние, соответствующее засветке или гашению векторов развертки полиграммы, образуя тем самым контур формируемого символа.

Сравнительные испытания генератора символов с известными показали, что

25 при меньших аппаратурных затратах можно формировать символы лучшего качества и за меньшее время.

30 формула изобретения

Генератор символов, содержащий счетчик тактов, последовательно соединенные первый регистр, первый дешифратор и блок памяти, выходы которого соединены с входами второго регистра и второго дешифратора, выход которого подключен к триггеру, отличающийся тем,что, с целью упрощения и повышения его надежности, он содержит коммутатор, тре тий и четвертый регистры, третий, четвертый и пятый дешифраторы, первый вход пятого дешифратора подключен к первому входу четвертого дешифратора, второй вход — к выходу четвертОго регистра, а выход - к второму входу второго дешифратора, первый вход третьего регистра соединен с третьим входом второго дешифратора и с первым входом четвертого регистра, второй вход которого подключен к выходам блока памяти и к второму входу третьего регистра, выход которого соединен с вторым входом четвертого дешифратора, выход которого подключен к второму входу блока памяти, первый вход коммутатора соединен с выходом первого регистра, второй вход — с вторым входом первого дешифратора, третий вход — с выходом счетчика тактов, а выход - с входом третьего дешифратора, выход которого подключен к третьему входу блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 484539, кл. С 06 К 15/20, 1973.

2. Техническое о писание ЕС-7066.

Н010. Е13.054.001 ТО, 1973, с. 1-27.

ООСЭ62() 6ВГЕЫЬГ 7ДИЙХЦЙ2 55"ЙЕЖЗИЙК

/!пнопрстцр цЧЫМ 365lel

ABCOEF5H(gy 1NQPQRSTUV

МХТ2 8 !2 4

5i6789()vn = х/

Х 1" +-, /j, Фиа4

Составитель В. Меделян

Редактор В. Зарванская Техред О. Легеза Корректор Н Стен

Заказ 2280/9 Тираж 751 Поднисное

Ш1ИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4