Устройство для вычисления гиперболических функций

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

»»732888 (61) Дополнительное к авт. свил-ву— (22) Заявлено 10.10.77 (21) 2555508/18-24 (5E)M. Кл, G 06 F 15/34 с присоединением заявки РЙ

Государственный комитет (23) Приоритет—,СССР до делам изобретений и открытий

Опубликовано 05.05,80. Бюллетень J6 17 (53) УДК 681.327 (088,8) Дата опубликования описания 05.05.80 (72) Авторы изобретения

Н. Л. Емельянов, Н. В. Корнилов и М. А, Конторин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ГИПЕРБОЛИЧЕСКИХ ФУНКЦИЙ

Изобретение относится к цифровой вы.числительной технике и может найти при- менение при аппаратурном вычислении элементарных функций, в частности в специализированных цифровых вычислительных машинах (С11ВМ), работающих в последо5 .вательном двоичном коде с фиксированной запятой.

Известно устройство, работающее по алгоритму Волдера и позволяющее вы10 числять прямые и обратные тригонометрические функции (1j

Однако в этом устройстве невозможно вычислять гиперболические функции,. необходимые при решении ряда задач об15 работки информации.

Известно устройство для вычисления . обратного гиперболического тангенса (секанса), содержащее три накапливающих сдвигающих регистра, три одноразрядных сумматора, блок псевдочастного, блок памяти, блок сравнения, блок управления и два сдвигающих регистра. Выходы младших разрядов первого, второго и третьего накапливающих сдвигающих регистров соединены соответственно с, первым входом первого, второго и третьего сумматоров, выходы которых подключены к входам старших разрядов соответствующих накапливающих регистров.

Вход блока нсевдочастного соединен со знаковым разрядом первого накапливающего регистра, а выход подключен ко входам управления сумматоров. Разряды мантиссы первого накапливающего регистра соединены со входами блока сравнения, выход которого подключен к входу блока управления. Управляющие входы всех регистров и блока памяти соединены с соответствующими выходами блока управления, а выходы первого и второго сдвигающих регистров подключены к вторым управляемым входам второго и первого сумматоров. Выход блока памяти соединен со вторым управляемым входом третьего сумматора f2)

Недостатком данного устройства является невозможность вычисления гипер3 7328 болического 5Ь или Си, а также использование сдвигающих регистров в пепи перекрестной связи между содержимым первого и второго накапливающих сдвигаюших регистров и вторыми входами второго и первого сумматоров соответственно. Это приводит к тому, что перед каждой итерацией содержимое сдвигающих регистров необходимо последовательно сдвигать вправо на число раз- 1О

Р рядов, равное номеру итерации, причем сдвиг должен быть модифицированным, что увеличивает время вычисления на (1) где Й вЂ” число разрядов.

Бель изобретения — повышение быстродействия и расширение функциональных возможностей устройства за счет вычисления функций гиперболического синуса. и косинуса.

Пель достигается тем, что устройство для вычисления гиперболических функций, содержащее. три сдвигающих регистра, три одноразрядных сумматора, ключ, блок памяти, схему сравнения с константой, блок управления, причем выходы младших разрядов первого второго и третьего сдвигающих регистров соединены с первыми входами соответственно первого .второго и третьего сумматоров, выходы ко- торых соединены со входами старших раз-. рядов соответствующих сдвигающих ре35 гистров, выход ключа соединен со входами управления сумматоров, выход схемы сравнения с константой соединен со входом блока управления, второй вход третьего сумматора соединен с выходом блока памяти, управляющие входы сдвигаюших регистров соединены с первым выходом блока управления, управляющий вход блока памяти соединен со вторым выходом блока управления, содержит три коммутатора, управляющие входы которых соединены соответственно с третьим и четвертым выходом блока управления, выходы знакового и информационного разрядов первого и третьего сдвигающих регистров через первый коммутатор соединены соответственно со входом ключа и группой входов схемы сравнения с константой, информационные выхОды раэря дов первого и второго сдвигаюших ре55 гистров соединены соответственно со входами второго и третьего коммутаторов, выходы которых соединены со вторыми вхо т дами второго и первого сумматоров.

88

На чертеже представлена функциональная схема устройства.

Устройство состоит иэ трех рециркуляционных ячеек. В основу каждой из них входит сдвигающий регистр 1 для первой ячейки, сдвигающий регистр 2 для второй ячейки и сдвигающий регистр 3 для третьей ячейки, выходы этих регистров поданы соответственно на первые входы одноразрядных сумматоров 4, Ц и

6. Выходы сумматоров 4,5 и 6 соединены с последовательными входами сдвигающих регистров 1,2 и 3. Параллельные выходы регистров 1 и 2 подключены к одноименным входам коммутаторов

7 и 8. Выход коммутатора 7 соединен со вторым входом сумматора 5, а выход коммутатора 8 подключен к второму вхоцу сумматбра 4, Управляющие входы коммутаторов 7 и 8 объединены между собой и соединены с выходами блока 9 управления. Выход блока 10 памяти, управляющие входы которого соединены с блоком 9 управления, подключен к второму входу сумматора 6., Параллельные выходы регистров 1 и

3 поданы на информационные входы коммутатора 11, управляющий вход которого подключен к блоку 9 управления и обеспечивает, в зависимости от вычисляемой фушсции, подключение мантиссьг регистров 1 или 3 на входы схемы сравнения с константой 12, а знака на ключ

13. Выход схемы сравнения с константой 12 подключен к входу блока 9 управления. Выход ключа 13 подсоединен к входам управления сумматоров 4, 5 и 6.

Устройство реализует следующие рекуррентные соотношения;

1+4 1 .11 1 „-„„= „+с „агО 2, (4) где 31, Х„, 4 — содержимое регистров

1, 2, 3 после выполнения 1 -ой операции;

О = 1Я 1 „- при вычислении Ql Þ и

БСС11 или ц =Ы И „. при вычислении 1 и С1 .

Перед началом вычислений в регистр 1 записывается аргумент при вычис.пении ОгИ и 5ecb, а при вычислении и СЪ устанавливается в нулевое состояние. В регистр 2 записывается единицы. Регистр 3 устанавливается в нулевое состояние при выполнении огай и

geCl1, а при выполнении 8 Ь и сЬ записывается аргумент Т.

732888

В каждой итерации блок управленйя .9 выдает пачку импульсов на управляющие входы регистров 1, 2 и 3 и блока памяти 10. Количество импульсов в пачке равно разрядности регистров. 5

Коммутаторы 7 и 8 подключают разряд регистров 1 и 2 с номером, соответствующим номеру итерации ко второму входусумматоров 5 и 4. Если при вычислении СО-Ччи0ВСИ Sig n (положительный, то ключ 13 должен выработать сигналы, позволяющие сумматорам 4 и 5 производить. операцию вычитания, а сумматору

6 операцию сложения. Если фут 1 от15 рицательный, то ключ 13 должен выработать сигналы, позволяющие сумматорам

4 и 5 производить операцию сложения, а сумматору 6 операцию вычитания. При вычи.тании 59 и с и ключ 13 выраго батывает сигналы, обеспечивающие выполнение обратных операций сумматорами. Таким образом, в каждой итерации на сумматоре 4 происходит выполнение соотношения (2), на сумматоре 5 — соотношение (3), на сумматоре 6 — соотношение (4).

В связи с тем, что сдвигаюшие регистры 1 и 2 при выполнении сложения заполняются одновременно результатом вычисления, а вторые слагаемые соотношений (2) и (3) должны использоваться с модифицированным сдвигом, то при равенстве кода номера итерации с инверсным кодом номера такта коммутаторы 7 и 8 начинают подавать на второй вход сумматора 5 и 4 знаковый разряд регистров 1 и 2, который в это время оказывается на разряде регистров номером равным номеру итерации и при сле- 40 .дующем такте сдвигается вправо, т.е. коммутаторы следят за знаковым разрядом до конца итерации. Тем самым обеспечивается модифицированный сдвиг.

Для устранения эон несходимости систе мы базисных функций art% 2 необходи-1 мо повторять итерации с номерами, определяемыми по формуле

1"-ЗИ + 1 где 11=1, 2, 3.

После выполнения и итераций содержимое регистра 1 становится равным нулю при вычислении ср"И и 56сН,или

К сЪТпри ьЪ и оИ; содержимое регист- ра 2 становится равным Кпббсй (или

К .53 Т; а содержимое регистра 3 становится равным с г1Ь (при вычислении с1гИ и ббс И или равным нулю при S и и СИ.

Лля подавляющего большинства значений аргумента процесс сходится на итерации номер которой 1 <1 . При атом в регистрах 1 или 3, в зависимости от выполняемых групп функций, все разряды становятся равными нулю, а результаты вычисляемых функций получаются на регистрах 2 и 3 или 1 и 2. Схема сравнения с константой (a данном случае с нулем) выдает сигнал окончания операции. Блок 9 управления по этому сигналу прекращает подачу тактовых импульсов. Этим обеспечивается асинхронный режим. Кроме того, блок 9 управления при итерациях ЗИ + 1 не изменяет номер итерации и она повторяется.

Формула иэобре те ни я

Устройство для вычисления гиперболических функций, содержащее три сдвиговых регистра, три одноразрядных сумматора, ключ, блок памяти, схему сравнения с константой, блок управления, причем выходы младших разрядов первого, второго и третьего сцвигаюших регистров соединены с первыми входами соответственно первого, второго и третьего сумматоров, выходы которых соединены со входами старших разрядов соответствующих сдвигающих регистров, выхоц ключа соецинен со входами управления сумматоров, выход схемы сравнения с константой соединен со входом блока управления, второй вход третьего сумматора соединен с выходом блока памяти, управляющие входы сдвигаюших регистров соединены с первым выходом блока управления, управляющий вход блока памяти соединен со вторым выходом блока управления, отли чающе ес я тем, что, с целью повышения быстродействия я расширения функциональных возможностей устройства за счет вычисления функций гиперболического синуса и косинуса, оно содержит три коммутатора, управляющие входы которых соединены соответственно с третьим и четвертым выходами блока управления, выходы знакового и информационного разрядов первого и третьего сдвигаюших регистров через первый коммутатор соединены соответственно со входом ключа и группой входов схемы сравнения с константой, информационные выходы разрядов первого и второго сдвигаюших регистров соединены соответственно со входами второго и третьего коммутаторов, 732888

Составитель М, Канторчн

Редактор В.шубенко Техред И. Нетко Корректор Н. Сто

Заказ 1555/11 Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., n. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 выходы которых соединены со вторыми,входами второго и первого сумматоров.

Источники инФормации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 445042, кл. G 06 F 7/38, 1973.

2. Авторское свидетельство СССР

¹ 465630, кл. G 06 F 7/38, 1975,