Инвертор

Союз Советскни

Соцнвпнстнческик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 11 01,78 (2I)2569394/18«21 (51)M. Кл.

Н 03 К 19/08 с присоединением заявки М

Йвуаврстееииый комитет

СССР

N Aerale изебретеиий к аткрмтий (23) Приоритет

Опубликовано 05.03.80. Бюллетень М 9

Дата опубликования описания 07.03.80 (53) /У1К 621";-"-"-.374 (088. 8) (72) Авторы изобретения

B. П. Болдырев, Ю. И. Савотин, А. И. Сухопаров н С. С. Шкроб

l

Г1 !

) L3Й (7 I ). Заявитель (54) ИНВЕРТОР

Изобретение относится к импульсной технике и предназначено для использования в устройствах дискретной автоматики и вычислительной техники.

Известен базовый вентиль, содержащий входной транзистор, фаэорасщепитель, 5 выходной каскад Pl) .

Недостаток устройства — чалая плот ность компонентов на кристалле при реализацни по стандартной цнтегральной тран зисторной технологии.

Известно устройство, содержащее первый и второй вертикальные n — р -n-транзисторы, эмиттеры которых соединены, а коллектор первого транзистора соединен

15 с базой второго и два горизонтальных р — и — р-транзистора, работающих в качестве источников тока, общий эмиттер которых записывается постоянным током базы и коллекторы совмещены соответственно с эмиттерамп и базами верти-, кальных и — р — и-транзисторов Ä2) .

Если база первого тр;тнзпстора нахо» лится под высоким потецаиалом, то второй транзистор закрыт и на его базе установится потенциал ll равный напряжеЭ кэн нию насыщения первого транзистора.

Если база первого транзистора находится под низким потенциалом, то второй транзистор включается и íà его базе установится потенциал V равный напряжению отпирания перехода эмиттер-база.

Таким образом дтя включения второго транзистора требуется время где С вЂ” емкость перехода эмиттера -база;

Д вЂ” ток эмиттера горизонтального р — п - р-транзистора;

Ы вЂ” коэффициент передачи эмиттерP ного тока р — п — р-транзистора.

Недостаток устройства — низкое быстродействие.

Бель изобретения — увеличение быстродействия.

Мель изобретения достигается тем, что в устройство, содержащее первый транзистор, база которого соединена со входом устройства и коллектором второго транзистора, база которого соединена с эмиттером первого транзистора, коллектор которого соединен с базой третьего транзистора, коллектор которого соединен с выходом устройства, эмиттер - с базой четвертого транзистора, 6 коллектор которого соединек с базой третьего транизстора, введены первый и второй дополнительные резисторы, соединяющие соответственно эмиттеры второго и четвертого транзисторов с шиной смещения, пятый и шестой дополнительные транзисторы, коллекторы которых соединены соответственно с эмиттерами первого и третьего транзисторов, базы— с первой и второй шинами опорного на- 2.0 пряжения, эмиттеры — с общей шиной.

На чертеже представлена принципиальная схема устройства.

Устройство содержит первый токозадающий резистор 1, запитанный постоянным напряжением Е, и включенный в цепь эмиттера второго горизонтального р— п — р-транзистора 2, база и коллектор которого совмещены соответственно с эмиттером и базой первого вертикального п — р — п-транзистора 3. Коллекторная

/ область пятого транзистора 4 совмещена с эмиттером транзистора 3 и базой транзистора 2, а базовая область находится под постоянным смещением опорного уровня V „. Второй токозадающий резистор 5, запитанный постоянным напряжением Е, и включенный в цепь эмиттера четвертого горизонтального р — ив ргранзистора 6, база и коллектор кото- 40 рого совмещены соответственно с эмиттером и базой третьего вертикального и — р — и-транзистора 7. База этого транзистора соедйнена с коллектором транзистора 3, а эмиттер совмещен с коллектором шестого транзистора 8, базовая область которого находится под постоянным смещением опорного уровня О „.

Устройство работает следующим образом.

Если база транзистора 3 находится под высоким потенциалом, то транзистор 7 выключается и транзистор 8 из активного режима работы перейдет в область насыщения, поскольку ток коллек55 тора этого транзистора обеспечивается только током базы транзистора 6, кото: рый в свою очередь, ограничен резисто724 cf ром 5, номинал которого равечЙ . Таким образом, на коллекторе транзистора

8 установится потенциал U =U

S к к

Через резистор 5, включенный в цепь эмиттера транзистора 6 будет протекать ток равный Чо кэн

Ток коллектора при этом равен

E-Ч -0 о кэн кр î v Я где с -коэффициент передачи эмиттер-. ного тока транзистора 6, 1 является также и коллекторным током включенного транзистора 3. Выбирая ток фанзис торов 4 и 8 в активном режиме работы равным Т, это обеспечивается опорным уровнем U Можно определить ток, протекающий через резистор 1, номинал которого равен И и который включен в цепь эмиттера транзистора 2

,== 1 .(- )

На коллекторе транзистора 4 установится потенциал O„равный

U =Е-1 R-Ч =Ч. „+U«{4- с-р), Поскольку режим работы транзистора 3 насыщенный, то потенциал на базе выключенного транзистора 7 будет равен и время включения транзистора 7 определяется как (V -V )И- )-С

О кон р а1

Сравнивая это время со временем включения для прототипа (см. выражение 1) п фучим

-4 — -р

t=t

> э 1

Поскольку o(— коэффициент передачи эмиттерного тока горизонтальных р— п — р-транзисторов и в своем пределе стремится к величине равной 1, то время включения предлагаемой монолитной полупроводниковой схемы при предельных значениях параметра p будет существенно меньше времени включения схемы прототипа. Выигрыш в быстродействии достигается меньшим перепадом логических напряжений. При больших токах будет уменьшение и время рассасывания t . Это связано с тем, что ток эмиттера р — п — р-транзистора 6 равен

1 — 1 и больше тока эмиттера р— и — р-транзистора 2,Iý,ã = 0 (T — э р ) разница обусловлена различными режимами работы п — р — и-транзисторов

3 и 7. В отличии от схемы прототипа, Ъ

5 7207 у которой зти токи равны и не зависят от режима работы. В результате этого, время рассасывания уменьшается за счет большей разницы токов включения и токов выключения. Воспользовавшись известным выражением для времени рассасывания М

l )- I

6 62, 1 ц

Р" -Iá где с„- постоянная времени накопления;

,- ток заряда;

1,— ток разряда;

1„„- ток коллектора транзистора в режиме насыщения;

8 — коэффициент усиления.

Можно получить, что (° 1)

= В В

Pt PR И II (*

Е

rue 1: - время рассасывания для схемы

Р4 известного устройства; — время рассасывания для предРр лагаемой схемы;

S - степень насыщения p - ив р-транзистора; оС вЂ” коэффициент передачи эмиттерного тока р — п — р-транзистора.

Из выражения (2) видно, что при больших ð можно получить сушественный выигрыш в быстродействии.

Таким образом, использование предлагаемой монолитной схемы позволявт yieличить быстродействие интегральных, схем, используемых в устройствах вычйс- З5

24 6 лительной техники, что уменьшает затраты машинного времени.

Формула изобретения

Инвертор, содержаший первый транзиотор, база которого соединена со входом устройства и коллектором второго транзистора, база которого соединена с эмиттером первого транзистора, коллектор которого соединен с базой третьего транзистора, коллектор которого соединен с выходом устройства, эмиттер — с бмой четвертого транзистора, коллектор которого соединен с базой третьего, транзистора, о т л и ч а ю ш и и с я тем,. что, с целью повышения бь|стродействия, в него введены первый и второй дополнительные резисторы, соединяющие coom. ветственно эмиттеры второго и четвертого транзисторов с шиной смешения, пятый и шестой дополнительные транзисторы, коллекторы которых соединены соответственно с эмиттерами первого и третьего транзисторов, базы - с первой и второй шинами опорного, напряжения, эмиттеры» с общей шиной.

Источники информации, .принятые во внимание при экспертизе

1. Дж, Скарлетт. ТТП-интегральные схемы и их применение. M. Мир", 1974,, .с. 47.

2. Патент ФРГ N 2088338, кл. Н 01 Л 19/00, 1975.

Ю

LI on

0НИИПИ Заказ 346/20

Тираж 995 Подписное

Филиал ППП "Патент, г. Ужгород, ул. Проектная,4