Буферное запоминающее устройство

Союз Советских

Социалистических

Республик

К kSTGpCÈÎÌ O -éäÅ7ÅЛЬСтВу (61) Дополнительное к аьт. свид-ву— (22) Заявлено 01.09.77 (21) 2522078/18-24 с присоединением заявки ЬЪ— (23) Приоритет—

Опубликовано 05.03.80. Бюллетень Ле9

Дата опубликования описания 15.03.80 (51) У ) л2.

G 11 С 9/00 йеудерстеенный кемнтет (53) УДК 628.327..6 (088.8) по денем изобретений н атнрытнй (72) Автор изобретения

1О. А. трофHNîâ (71) Заявитель (54) БУФЕРНОЕ ЗАПОМ !-:.;1ГЦ!,ЕЕ УСТРОБСТВО

Предлагаемый накопитель может быть использован в качестве буферно1о устройства и дискретных системах связ";, в частности в передатчике и приемнике телеграфного аппарата, а также в качестве оперативного запоминающего устройства.

Известны накопители телеграфнь:х кодовых комбинаций, где устройств; содержит накопитель на регистрах сдвиг- на Й разрядов и счетчик с коэффициентом счета равными. Выходы разрядов счетчика подключены ко входам элемента И, с выхода которого поступает сигнал, управляющий записью и считыванием информации в накопитель. Для адресации используется фазовый признак представления адресов, причем при записи очередного знака фаза счетчика меняется на один шаг под воздействием сигналов формирователя оди ноч н ых и м пул ьсов (1).

Аналогичный фазовый признак представления адресов использован в накопителе телеграфных кодовых комбинаций, где накопитель выполнен в виде «К»Й -разрядных регистров сдвига, где «К» — число разрядов в кодовой комбинации. а Ж вЂ” число храни ibiX KO l0i3hIX комl5HH2U,iiH (2) .

Входныe!iÿôoðмационные шины подключены через п реключатель ко входам соотв . ствующпх регистров. Адрес очередной

:=. г;сываемой:.к мбннации хранится в счет.:нке записи с коэффициентом счета равным

«ыходы ра;рядов K(;Toporo подключены .-;.: входам первого элемента И, выход которог.. подкгпачен к управляющим входам пезек;почателей н входу второго элемента И.

Выход этого второго элемента И подключен к установочному входу сигнального триггера заполнения накопителя, другой установочный вход триггера подключен к шине счит ы в я H è ÿ .

Другой вход второго элемента И подключен к выходу третьего элемента И, входы которого подключены к выходам разрядов счетчика считывания, с коэффициентом счета равным N.

В счетчике считывания хранятся адреса считываемых кодовых комбинаций.

Фаза счетчиков записи и считывания изменяется под воздействием одиночных

720507 зо

35 а9

Формула изобретения импульсов, подаваемых по шинам записи и считывания.

Недостатком подобных устройств является динамический режим их работы. При этом значительно увеличивается потребляемая мощность по сравнению со статическим режимом работы или при работе с большой скважностью, что характерно для работы, например; в телеграфных аппаратах.

Цель предлагаемого изобретения заключается в снижении потребляемой мощности за счет перехода от непрерывного режима работы накопителя к старт-стопному режиму работы с большой скважностью. Это достигается тем, что устройство содержит два элемента ИЛИ, инвертор и формирователь пачек импульсов, один из входов которого подключен к шине записи, другой вход— к тактовой шине, один из выходов формирователя пачек импульсов подключен ко входу первого элемента ИЛИ и входу второго элемента И, а выход первого элемента

ИЛИ подключен к тактовому входу блока памяти последовательного типа, другой выход формирователя пачек импульсов подключен ко входу второго элемента ИЛИ и через инвертор ко входу второго элемента

И, другие входы первого и второго элементов ИЛИ подключены к шине считывания.

Схема предлагаемого устройства приведена на чертеже, где обозначены блок 1 памяти последовательного типа, элементы 2, 3 ИЛИ, элементы 4, 5 И, инвертор б, триггер 7, формирователь 8 пачек импульсов, счетчик 9 чисел, входные 10 и выходные 11 кодовые шины, тактовая шина 12, шина !3 записи, шина 14 считывания.

Блок памяти может быть построен на статических регистрах сдвига с целью циркуляции и управляемыми переключателями информации на входах регистров сдвига или на статических оперативных запоминающих устройствах, адресные входы которых подключены к выходам адресного счетчика.

Предположим, что блок памяти выполнен на четырехразрядных регистрах сдвига (1 =4).

Работа предлагаемого накопителя происходит следующим образом.

После. сигнала начальной установки счетчик 9 чисел, состоящий в данном случае из двух разрядов, и триггер устанавливаются в исходное состояние, например, нулевое.

При этом срабатывает элемент 5 И и управляющий сигнал поступает на вход записи блока 1 памяти.

При этом информационные входы регистров сдвига подключаются ко входным. кодовым шинам 10, а цепь циркуляции разрывается. Одновременно с информацией по шинам 10, по шине 13 записи поступает

s о

26

2Si сигнал «запись». При этом срабатывает формирователь 8 пачек импульсов и на одном выходе появляется пачка из четырех импульсов (К= 4), а на другом выходе. одновременно появляется пачка из трех импульсов.

Под воздействием четырех импульсов, поступающих на тактовый вход регистров блока памяти через элемент 2 ИЛИ информация записывается в первые разряды регистров и продвигается далее до конечного, четвертого разряда. Пачка из трех импульсов поступает на тактовый вход счетчика 9 чисел.

В связи с тем, что коэффициент счета счетчика равен в данном случае 4 (К), фаза счетчика отстанет на один шаг от фазы блока памяти, определяемой местом первой записанной информации.

Элемент 4 И не сработает, т. к. в момент действия сигнала с элемента 5 И присутствуют оба сигнала с выходов формирователя пачек импульсов, но в противофазе.

Таким образом, чередующиеся сигналы записи и считывания позволяют осуществлять в данном устройстве последовательную запись и считывание информации в накопитель.

При этом в динамическом режиме накопитель работает лишь при записи (Ктактовых импульсов) и считывании (один тактовый импульс), что позволяет сократить потребляемую мощность по сравнению с накопителями, работающими в непрерывном динамическом режиме.

Другим преимуществом данного накопителя является возможность анализировать первую комбинацию сразу же после записи ее в накопитель, т. к. она появляется на выходе блока памяти сразу после цикла записи.

Буферное запоминающее устройство, содержащее блок памяти последовательного типа, информационные входы в выходы которого подключены соответственно к входным и выходным кодовым шинам, счетчик чисел, выходы которого подключены к соответствующим входам первого элемента И, выход которого подключен к управляющему входу блока памяти последовательного типа и входу второго элемента И, выход которого подключен к одному установочному входу триггера, другой установочный вход которого подключен к шине считывания, и тактовую шину, отличающееся тем, что, с целью снижения потребляемой мощности устройства, оно содержит два элемента ИЛИ, инвертор я формирователь пачек импульсов, один из входов которого подключен к шине записи, другой вход — к тактовой шине, один из

720507

Составитель В. Гордонова

Редактор М. Минаев Текред K. Шуфрич корректор T. Скворцова

Заказ t 0227/38 Тираж,662 Подиисиое

ЦНИИПИ Государственного комитета СССР ио делам изобретений н открытий

1! 3033, Москва, Ж вЂ” 33, Раушская наб., д. 4/3

Филиал П ПП с Патент>, r. Ужгород, ул. Проектная, 4

S выходов формирователя пачек импульсов подключен ко входу первого элемента ИЛИ и входу второго элемента И, а выход первого элемента ИЛИ подключен к тактовому входу блока памяти последовательного типа, другой выход формирователя пачек импульсов подключен ко входу второго элемента ИЛИ и через инвертор ко входу второго элемента

И, другие входы первого и второго элементов ИЛИ подключены к шине считывания.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 493805, кл. G ll. С 7/00, 1974.

2.. Авторское свидетельство СССР № 557504, кл. Н 04 L 13/08, 1974 (прототип) .