Двухканальный аналого-цифровой преобразователь поразрядного уравновешивания

(i i j 71 89 1 S

Союз Советских

Социалистических

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республик (61) Дополнительное к авт, свпд-ву 517997 (51) Я. Кл.г

Н ОЗК 13f17 (22) Заявлено 10.07.78 (21) 2641937/18-21 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 28.02.80. Бюллетень № 8 (45) Дата опубликования описания 28.02.80

Государственный комитет (53) УДК 681.325 (088.8) ло делам изобретений и открытий (72) Автор изобретения

М. Н. Селуянов (71) Заявитель (54) ДВУХКАНАЛЬНЪ|Й АНАЛОГО-ЦИФРОВОЙ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых измерительных устройствах, в системах автоматического контроля и диагностики, телеметрических системах и т. п.

По основному авт. св. № 517997 известен двухканальный аналого-цифровой преобразователь, содержащий в каждом канале устройство сравнения, делитель напряжения, входы которого соединены с ключами, и триггерный регистр, входы которого соединены с входами ключей, нулевые входы— с элементами совпадения, элементы запрета, а в каждом разряде — триггер, два элемента запрета, элемент ИЛИ и элемент совпадения. При этом единичный вход триггера подключен к соответствующему выходу одного из триггеров данного разряда, а нулевой — к выходу элемента совпадения, входы которого соединены с единичными выходами триггеров смежного младшего р аз ряда. В ы ход тр и ггер а подкл ючен к первым входам элементов совпадения и запрета данного разряда, вторые входы которых соединены попарно и подключены к выходам элементов запрета, своими выходами подключенных к выходам устройств сравнения. Третьи входы элементов запрета соединены с единичными выходами соответствующих триггеров данного разряда, а выходы через элемент ИЛИ вЂ” с единичными входами триггеров смежного младшего разряда (2).

Недостаток устройства состоит в невысокой надежности работы устройства и достоверности получаемой информации.

Целью изобретения является увеличение достоверности контроля на каждом такте ð преобразования.

Предлагаемый двухканальный преобразователь содержит в каждом канале устройство сравнения, делитель напряжения, входы которого соединены с ключами, и

15 триггерный регистр, входы которого соединены с входами ключей, нулевые входы— с элементами совпадения, а также дополнительные элементы запрета, а в каждом разряде — дополнительный триггер, два элемента запрета, элемент ИЛИ и дополнительный элемент совпадения, При этом единичный вход дополнительного триггера подключен к соответствующему выходу одного из триггеров данного разряда, а нуле25 вой — к выходу дополнительного элемента совпадения, входы которого соединены с единичными выходами триггеров смежного младшего разряда. Выход дополнительного триггера подключен к первым входам элеЗр ментов совпадения и запрета данного раз3

718916 ряда, вторые входы которых соединены попарно и подключены к выходам дополнительных элементов запрета, своими входами подключенных к выходам устроиств сравнения. 1 ретьи входы элементов запрета соединены с единичными выходами соответствующих триггеров данного разряда, а выходы через элемент ИЛИ вЂ” с единичными входами триггеров смежного младшего разряда. Осооенностью устройства является то, что в него введены дополнительные устройства сравнения и источник эталонного напряжения, элементы ИЛИ, И и элемент задержки, блок логики, вход которого соединен с выходом элемента И, один вход которого через элемент задержки и элемент

ИЛИ подключен к единичным входам первого и второго триггеров каждого разряда триггерного регистра, второй вход через дополнительное устройство сравнения соединен с выходами делителей напряжения и выходом дополнительного источника эталонного напряжения, На чертеже представлена функциональная схема устройства.

Устройство содержит устройства 1, 2 сравнения, дополнительное устройство 3, источник 4 эталонного напряжения U», дополнительный источник 5 эталонного напряжения U, — U.р., элементы 6, 7 запрета, делители 8, 9 напряжения, ключи lu—

13, триггерный регистр 14 с триггерами

15 — 18, логическую схему 19, устроиство

20 управления, элемент ИЛИ 21, блок 22 логики, элемент И 23, элемент 24 задержки.

Измеряемое напряжение поступает на первые входы схем 1 и 2, вторые входы которых подключены к выходам делителей 8 и 9 соответственно. Входы ключей 10, 12 4О соответственно соединены с единичными выходами триггеров 15, 17, регистра 14, входы ключей 11, 12 — соответственно с нулевыми выходами триггеров 16, 18 регистра 14. Единичные и нулевые выходы триггеров 15 — 18 соответственно соединены с входами логической схемы 19, остальные входы которой соответственно связаны с выходами элементов б, 7 запрета, входы которых подключены к выходам двух устройств сравнения. Блок 19 управляет работой регистра 14.

Устройство работает следующим образом.

В исходном состоянии триггеры 15 — 18 регистра 14 устанавливаются от устройства 20 импульсом «установка «О» и компенсационное напряжение на втором входе устройства 1 сравнения равно нулю, а компенсационное напряжение на втором входе GO устройства 2 сравнения — максимальному компенсационному напряжению. Во время преобразования компенсационные напряжения изменяются противофазно. В процессе поразрядного уравновешивания напряжения на выходах делителей 8 и 9 приближаются по амплитуде к величиНе напряжения

U„,„, и в последнем такте уравновешивания становятся равными этому напряжению с погрешностью, не превышающей величины младшего разряда компенсационного напряжения.

На каждом такте преобразования производится контроль работы преобразователей кода в напряжение. При этом единичные входы триггеров 15, 16 и 17, 18 попарно соединены между собой и соответственно подсоединены к входам элемента 21. Сигнал с выхода элемента 21 через элемент 24 поступает на вход элемента 2, который производит опрос устройства 3. При работоспособном состоянии преобразователей на выходе устройства 3 импульс отсутствует.

При неработоспособном состоянии преобразователей (например, обрыв или КЗ резисторов, ключей) на выходе устройства 3 формируется импульс, который через элемент 23 поступает в блок 22 как импульс

«не годен», который индицируется, регистрируется, используется для восстановления устройства (при наличии резерва) для реконфигурации схемы и т. п.

При этом увеличивается достоверность контроля на каждом такте преобразования в целом.

Формула изобретения

Двухканальный аналого-цифровой преобразователь по авт. св. М 517997, о т л и ч аю шийся тем, что, с целью повышения достоверности контроля на каждом такте преобразования, в него введены дополнительные устройства сравнения и источник эталонного напряжения, элементы ИЛИ, И и элемент задержки, блок логики, вход которого соединен с выходом элемента И, один вход которого через элемент задержки и элемент ИЛИ подключен к единичным входам первого и второго триггеров каждого разряда триггерного регистра, второй вход через дополнительное устройство сравнения соединен с выходами делителей напряжения и выходом дополнительного источника эталонного напряжения.

Источники информации, принятые во внимание при экспертизе

1. Лвторское свидетельство СССР

М 517997, кл. Н ОЗК 13/17, 1976.

718916

Составитель Н. Козлов

Редактор Е. Караулова

Техред В. Серякова Корректор Л. Корогод I èïoãðàôèÿ, пр. Сапунова, 2

Заказ 126j8 Изд. № 174 Тираж 995 Подписное

НПО «Поиск» Государственного комитета СССР по делам изобретсний и открытий

113035, Москва, Ж-35, Раушская наб., д. 4, 5