Цифро-аналоговый преобразователь

Союз Советских

Социалистических

Республик (63) Дополнительное к авт. свкд-ву (22) эаивлено 03.05.78 (21) 2610480/18-2 с присоединением заявки РЙ (23) Прноритет—

Кл.

03 К 13/02

Опубликовано 25.01.80 Бюллетень

K б81.325

088,8) Дата опубликования описания 30.01 (72) Авторы изобретения

М. Ф. Кучев и В. А. Ковнер

Специальное конструкторское бюро сейсмической техники (7l) Заявитель (54)- ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к технике преобразо вания цифровых кодов в аналоговые в свипгенераторе для управления источником сейсмических сигналов вибрационного действия с наперед заданными характеристиками и может быть использовано в системах автоматического регулиров ания.

Известен цифроаналоговый преобразователь

111, содержащий набор весовых резисторов, связанных с ключами на диодах, суммирующий операционный усилитель постоянного тока, источник опорного напряжения, узел термокомпенсации в виде цепочки последовательно соединенных диодов, один вывод которой соединен с общей шиной, а другой — через токозадаю$$ щий резистор с источником опорного напряжения и через резисторы — с точками соединения весовых резисторов с диодами ключей. Недостатком преобразователя является низкая точность преобразования.

26

Наиболее близким к изобретению техническим решением является цифроаналоговый пре. образователь (21, содержащий декодирующую матрицу, регистр приращений, элементы И, генератор импульсов и распределитель импульсов, реверсивный счетчик, триггер знака и делитель частоты. Недостатком преобразователя является узкая функциональная возможность при управлении источником сейсмических сигналов вибрационного действия с наперед заданйыми характеристиками.

Целью изобретения является расширение функциональных возможностей при управлении источником сейсмических сигналов вибрационного действия с наперед заданными характеристиками.

Поставленная цель достигается тем, что в цифроаналоговый преобразователь, содержащий реверсивный счетчик, первые выходы которого связаны со входами декодирующей матрицы, делитель частоты и триггер знака, дополнительно введены источник эталонного напряжения, преобразователь, первый и второй делители напряжения, триггер реверса полярности, выходной блок и блок задержки, причем. выход источника эталонного напряжения соединен с первым входом второго делителя нацояження и с первым входом преобразователя, 3 71167<

55 вторые входы которого соединены со вторыми выходами реверсивного счетчика, а выход соединен с первым входом первого делителя напряжения, вторые входы которого соединены с первыми выходами декодирующей матрицы; вторые выходы которой соединены со вторыми входами второго делителя напряжения, причем выходы первого и второго делителей напряжения соединены соответственно с первым и втоРым входами выходного блока, выход которого соединен со входом блока задержки, а его третий вход соединен с выходом триггера реверса полярности, вход которого соединен с первым выходом триггера знака, второй выход которого соединен с первым входом реверсивного счетчика, а его вход соединен с первым входом делителя частоты, вторые выходы которого соединены со .вторыми входами реверсивного счетчика.

На фиг. 1 представлена структурная схема цифроаналогового преобразователя, содержащего источник 1 эталонного напряжения, делитель частоты 2, реверсивный счетчик 3, преобразователь 4, первый и второй делители напряжения 5 и 6, декодирующую матрицу 7, триггер знака 8, триггер реверса полярности 9, выходной блок 10, блок задержки 11.

На фиг. 2 представлена функция синуса на участке от 0 до 90, разбитая на 32 уровня, что позволяет сформировать сигнал с достаточной точностью, соответствующий синусоидальному гармоническому сигналу. Шаг квантования равен 2 49, .

Устройство работает следующим образом, Как видно из фиг. 2 синусоиду, приходящуюся на 1/4 периода, можно разделить на 8 участков. Крутизна синуса есть косинус и крутизна отрезков аппроксимации на каждом участке различна, на I u il можно считать постдянной и максимальной, далее постоянно убывает ее значение и на Ч!И участке минимально.

Для поЛучения дискретных значений кусочно-линейной аппроксимации применяется преобразователь 4, состоящий из транзисторных ключей с использованием р — п — р, п — р — п биполярных плоскостных транзисторов и матрицы резисторов R — 2R, эталонное напряжение снимается с высокостабилиэированного источника 1 эталонного напряжения. Таким образом, преоб.разователь 4 можно считать как генератор ква- зипилообразного напряжения. Это напряжение поступает на делитель напряжения 5, который служит для изменения крутизны участков кусочно-линейной аппроксимации в соответствии с реальными значениями синуса, Значения крутизны являются коэффициентами передачи. Делитель напряжения 6 позволяет получить истинное значение синуса и служит для стыковки

45 участков кусочно-линейной аппроксимации синусоиды между собой. В выходном блоке lO происходит сложение напряжений, поступающих с делителей напряжения 5 и 6. Декодирующая матрица 7 должна обеспечить такую коммутацию делителей напряжения 5 и 6, чтобы с выхода делителя 5 снималось квазипилообразное напряжение согласно кусочно-линейной аппроксимации, а с делителя 6 нужные уровни постоянного напряжения, соответствующие значениям синуса (фиг. 2). Декодирующая матрица 7 строится на основании кусочно-линейной аппроксимации и состояний реверсивного счетчика 3.

Импульсы управления через делитель частоты 2 поступают на реверсивный счетчик 3, при поступлении первых 31 импульсов, счетчик 3 работает в режиме суммирования. С приходом

32 импульса триггер знака 8 переходит в состояние "1" и счетчик 3 работает в режиме вычитания. При этом из 64 импульсов формируется положительный полупериод синусоиды. Затем

64 импульсом триггер знака 8 устанавливается в состояние "0" и счетчик 3 опять работает в режиме сложения, 64 импульсом триггер реверса полярности 9 переходит в состояние "1" и на выходном блоке 10, состоящем из суммирующего устройства и блока коррекции полу. чается напряжение противоположной полярности.

С приходом 96 импульса реверсивный счетчик

3 опять переходит в режим вычитания, а при поступлении 128 импульса заканчивается формирование одного периода синусоиды. Выходной блок 10 с блоком задержки 11 обеспечивает плавное нарастание амплитуды синусоиды с 0 до максимального значения в начале развертки и плавный спад после. поступления команды на ее окончание.

Полоса частот, формируемая с помощью цифроаналогового преобразователя, который применяется в свин-генераторе для управления источником сейсмических сигналов вибрационного действия, с наперед заданными характеристиками, полностью перекрывает весь рабочий диапазон вибрационной сейсморазведки.

Формула изобретения

Цифроаналоговый преобразователь, содержащий реверсивный счетчик, первые выходы которого связаны со входами декодирующей матрицы, делитель частоты и триггер эйака,- о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностей при управлении источником сейсмических сигналов вибрационного действия с наперед заданными характеристиками, дополнительно введены источник эталонного напряжения, преобразователь, пер711675

ro соединен со входом блока задержки, а его третий вход соединен с выходом триггера реверса полярности, вход которого соединен с первым выходом триггера знака, второй выход которого соединен с первым входом реверсивного счетчика, а его вход соединен с первым входом делителя частоты, вторые выходь: когорого соединены со вторыми вхоцами реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР И 358778, кл. Н 03 К 13/03, 1973.

2. Авторское свидетельство СССР 1Р 361518, кл. Н 03 К 13/03, 1973 (прототип). вый и sTopoA делители напряжения, триггер реверса полярности, выходной блок и блок задержки, причем выход источника эталонного напряжения соединен с первым входом второго делителя напряжения и с первым входом преобразователя вторые входы которого соединены со вторыми выходами реверсивного счетчика, а выход соединен с первым входом первого делителя напряжения, вторые входы которого соединены с первыми выходами декодируюшей матрицы, ig вторые выходы которой соединены со вторыми входами второго делителя напряжения, причем выходы первого и второго делителей напряжения соединены соответственно с первым и вторым входами выходного блока, выход которо- !5 ууМЛ

0 3 ч -7 д // SZ-/Ó 6-15 ЕП-Л 84 Г7

1 И Ш /У У И Va Wtt

Фиг 8

Заказ 9026/42 Тираж 995 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель Л. Беляева

Редактор И. Петрашень Техред Э.Чу>кик Корректор Г. Назарова