Арифметическое устройство

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено231078 (21) 2677129/18-24 с присоединением заявки М— (23) Приоритет—

Опубликоввио250130. Бюллетень Но 3

Дата опубликования описания 30,01. 80

Союз Советских

Социалистических

Республик

<" 711570 (51)М. Кл.

G 06 F 7/38

Государственный комитет

СС СР по дедам изобретений и открытий (53) УДК681. 3,28 (088. 8) (72) Автор изобретения

П. Д. Казаков (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может использоваться в специализированных цифровых вычислительных машинах, работакщих в двоичной системе .счисления с числами с фиксированной запятой.

Известны арифметические устройства для сложения и умножения, содержащие perHcòðû комбинацион Й су""а- 10 тор, устройство управления и устройство анализа переполнения разрядной сетки. В процессе умножения в таких устройствах для исключения потерь единиц, возникающих при переполнени-. . ях, либо осуществляют предварительный сдвиг множимого вправо на один разряд, либо применяют специальные схемы анализа и коррекции (1) и (2).

Недостатками таких устройств является неоднозначность определения переполнения при сложении и умножении и сложная структура.

Наиболее близким техническим решением к изобретению является арифметическое устройство, содержащее регистр слагаемого и регистр результата, одноразрядный сумматор, линию задержки, схему анализа переполнения разрядной сетки и блок управления (2).

Зо

Недостатком этого устройства является сложность проведения коррекции знака результата в случае переполнения разрядной сетки и органиэации арифметических модифицированных сдвигов в операциях умножения и деления.

Цель изобретения — снижение аппаратурных затрат при органиэации коррекции результата.

Это достигается тем, что в арифметическое устройство, содержащее первый и второй регистры, регистр результата и комбинационный сумматор, причем выход первого регистра и выход регистра результата подключены к входам комбинационного сумматора< выход которого соединен с входам регистра результата, младший разряд которого подключен к знаковому разряду второго регистра, дополнительно введены первый, второй, третий и четвертый элементы И и триггер, причем первые входы первого и четвертого, второго и третьего элементов И псдключены соответc THåíío к единичному и нулевому выходам знакового разряда регистра результата, вторые вхоцы первого и третьего, второго и четвертого элемента И соединены соот- ветственно с нулевым и единичным вы711570 ходами знакового разряда первого регистра, выходы первого и второго, третьего и четвертого элементов И подключены соответственно к установ» ленным в единицу и нуль входам триггера, первый вход которого подключен к нулевому выходу сигнала переноса комбинационного сумматора, а выход триггера — к знаковому разряду регистра результата., На чертеже представлена структурная схема предлагаемого арифметического устройства. л рифме т ич ес к ое ус трой с тв о имеет первый регистр 1, регистр результа,та 2, комбинационный сумматор 3, второй регистр 4, элементы И 5-8 и триггер 9.

Перед началом ныпспнения операции сложения в регистре 1 хранится одно слагаемое, в регистре 2 — второе, 20 причем разрядные шины первого и второго регистров подключены к вхсдным шинам комбинационного сумматора 3, выходные шины которого подключены к регистру результата 2, 25

Об а. операнда представляют собой двоичные числа с фиксированной запятой, записанные в дополнительном коде. Для записи знака чисел в регистрах 1 и 2 и в Комбинационном сумма-, торе 3 используется по одному знаковому разряду. Установка триггера 9 перед сложением производится по следующему правилу: если знаковые разряды регистров 1 и 2 сонпадают, то триггер -устанавливается в нуль| если . знаковые разряды регистров 1 и 2 отличаются, то триггер устанавливается в единицу.

Если в конце сложения возникает перенос из нулевого разряда суммато- 40 ра, то содержимое триггера инвертируется, результат суммирования записывается в регистре результата 2.

В случае переполнения разрядной .сетки арифметического устройства, содержимое триггеров 9 и знакового разряда регистра результата 12 не совпадает.

При выполнении операции умножения в исходном состоянни в регистре 1 хранится множимое, в,:,регистре 4— множитель. Промежуточная сумма частичных произведений накапливается в регистре 2 и при сдвиге вправо младшая фасть ее переходит н старшие раэ" ряды регистра 4.

Триггер 3 участвует s накоплении сумм частичных произведений в модифицированном дополнительном коде и используется для осуществления моди- 60

Фицированного сдвига вправо. Знак произведения вырабатывается автоматически в ходе перемножения сомножителей и произведение получается в коде, соотнетстйуЮщем его знаку. 65

Перед началом умножения обнуляется триггер 3 и регистр .2 частичных произведений, В каждом такте умножения анализируется младший разряд множителя. Если он равен единице, то множимое, расположенное и регистре

1, складывается с содержимым регистра 2, как при операции сложений, где накапливается сумма частичнйх произведений, Далее осуществляется операция сдвига.

Содержимое триггера 9 регистров частичных произведений и множителя

4 сдвигается арифметически вправо на один разряд.

Циклический процесс умножения повторяется до выполнения заданного количестна итераций.

После п-ro сдвига, где п — число двоичных разрядов сомножителей, знаковый разряд. множителя переместится н младший его разряд, по которому осуществляется корректирующий шаг .

Если младший разряд множителя равен нулю, то коррекции нет. В против ном случае имеет место корреляция; инвертированное содержимое регистра множимого 1, увеличенное на единицу, суммируется с содержимым регистра 2 частичных произведений.

После окончания умножения старшие разряды произведения располагаются в регистре 2, младшие разряды — в старших разрядах регистра 4.

Формула изобретения арифметическое устройство, содержащее перный и второй регистры, регистр результата и комбинационный сумматор, причем выход первого регистра и выход регистра результата подключены к соответствующим входам комбинационного сумматора, выход которого соединен с входом регистра результата, младший разряд .которого подключен к знаковому разряду второго регистра, о т л и ч а ю щ е е с я тем, что, с целью снижения аппаратурных затрат, в устройство дополнительно введены первый, второй, третий и четвертый элементы И и триггер, причем первые входы первого и четвертого, второго и третьего элементов И подключены соответственно к единичному и нулевому выходам знакового разряда регистра результата, вторые входы первого и третьего, второго и четвертого элементов И соединены соответственно с нулевым и единичным выходами знакового разряда первого регистра, выходы первого и второго, третьего и четвертого элементон И подключены соответственно к установленным в единицу и нуль входам триггера, первый вход которого подключен к нуленому выходу сигнала переноса

7 1 1570

Составитель В. Венцель

Техред . М.Петко Корректор М. Шароши

Редактор Л. Лашкова

Заказ 9013/36

Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП Патент г. Ужгород, ул. Проектная, 4 комбинационного сумматора, а выход триггера — к знаковому разряду регистра результата.

Источники информации, принятые во внимание при экспертизе

1. Дроздов E. A. Комарницкий В.A. и Пятибратов А, П. Электронные вычислительные машины ЕС. — М., 197б.

2. Авторское свидетельство СССР

Р 429423, кл. G б F 7/54, 1975 (прототип) .