Делитель частоты на двенадцать

ОПИСАНИЕ

ИЗОБ ЕХЕНИЯ """ ""-"

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. саид-ву (22) Заявлено 060677 (21) 2493135/18-21 (5!)М, Кл. с присоединением заявки Ио

Н 03 К 23/02

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет (53) УДК 621 ° 374 °. 3 (088.8) Опубликовано 151179, Бюллетень К9 42

Дата опубликования описания 18,11.79 (72) Автор изобретения

В.А, Грехнев (71) Заявитель (54 ) ДЕЛИТЕЛЬ ЧАСТОТЫ HA ДВЕНАДЦАТЬ

Изобретение относится к импульсной технике.

Известен делитель частоты импульсов., содержащий пять счетных разрядов, каждый из которых содержит триггеры, логические элементы И, логический элемент ИЛИ и логические элементы НЕ (1) °

Недостатком такого делителя является сложность и недостаточное быстродей твие, Наиболее близким по технической сущности к предлагаемому изобретению является делитель частоты импульсов, содержащий .четыре разряда, каждый из которых содержит триггер памяти, коммутационный триггер и элемент ИНЕ, причем в первых трех разрядах единичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен со входом элемента ИНЕ, а нулевой выход соединен с единичным входом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памяти всех предыдущих разрядов и со входом элемента И-НЕ предыдущего разряда, выходы элемента И-НЕ первого и втсрсго разрядов соединены с обоими входами коммутационных триггеров соответственно второго и третьего разрядов, выход элемента И-НЕ третьего разряда соединен с .единичным входом коммутационного триггера четвертого разряда, единичный выход этого триггера соединен с единичным входом триггера памяти четвертого разряда, с нулевыми входами триггеров памяти и коммутационнЫх триггеров всех младших разрядов и со входоМ .. элемента И-НЕ третьего разряда, а нулевой выход коммутационного триггера четвертого разряда. соединен с нулевыми входами всех триггеров памяти и коммутационных триггеров делителя (2). Однако и этот делитель частоты недостаточно надежен.

Целью изобретения является повышение надежности работы устройства °

Цель достигается тем,что делитель частоты на двенадцать, содержащий четыре разряда, каждый из которых содержит триггер памяти, коммутационный триггер и элемент И-НЕ, причем в первых трех разрядах единичный выход триггера памяти соединен с единичным входом коммутационного триггера, единичный выход которого соединен со входом элемента И-НЕ, а нуле698131 ной выход соединен с единичным нходом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памяти всех предыДуших разрядов и со входом элемента H-HE предыдущего разряда, выходы элемента И-НЕ первого и второго разрядов соединены с обоими входами коммутационных триггеров соответственно второго и третьего разрядов, выход элемента И-HE третьего разряда соединен с единичным входом коммутационного триггера четвертого разряда, единичный выход этого триггера соеди нен с единичным входом триггера памя.ти четвертого разряда, с нулевыми входами триггеров памяти и коммутационных,триггеров всех младших разрядов и со входом элемента И-НЕ третьего разряда, а нулевой выход коммутационного триггера четвертого разряда соединен с нулевыми входами всех триггеров памяти и коммутационных триггеров делителя, нулевые выходы триггера памяти и коммутационного триггера четвертого разряда соединены со входами элемента И-НЕ этого разряда, а выходы элемента И-НЕ второго и четвертого разрядов соединены с нулевыми входами коммутационного триггера четвертого разряда. зр

На чертеже приведена структурная электрическая, схема делителя.

Делитель содержит четыре счетных разряда 1-4, каждый из которых содержит элемент И-НЕ 5-8, коммутаци- 35 онный триггер и триггер памяти.Коммутационные триггеры выполнейы на элементах И-HE 9-16, а триггеры памяти выполнены на элементах И-НЕ 1724, Входной сигнал подан на входную 4р шину 25.

Принцип работы делителя заключается н следующем.

В исходном состоянии все триггеры памяти находятся в нулевом состоянии, а входной сигнал, поступающий по шине 25, отсутствует, равен логическому нулю. В этом случае на выходах элементов И-НЕ 5-8, 18, 20, 22, 24 - логический нуль, на В О- 50 дах остальных элементов Й-НŠ— логическая единица, поэтому с приходом первого импульса срабатывает толька элемент И-НЕ 15, устанавливая триггер,ïàìÿTè первого разряда в едини 55 цу..После окончания действия входного импульса на ныходе элемента И-НЕ

8 появляется логическая единица. С приходом следующего импульса срабатывает элемент И-НЕ 13, устанавливая триггер памяти второго разряда в еди-6Р ницу, а триггер памяти. первого разряда в нуль.

Для того, чтобы не сработал элемент И-HE 15 в момент действия сигнала после того, как триггер памяти 65 первого разряда установится в нуль, а также для обеспечения устойчивой работы элемента И-НЕ 13, его выход соединен с входами элементов И-НЕ 8, 14, 15. С приходом третьего импульса срабатывает только элемент И-HE

15, поскольку на выходах элементов

И-НЕ 5-8 - логические нули. По окончании действия тактирующего импульса на выходе элемента И-НЕ 8 появляется логическая единица, а поскольку и триггер памяти второго разряда находится н единичном состоянии, то на входе элемента И-НЕ 7 также появляется логическая единица.

Очевидно, что элементы И-НЕ б, 12, 7, 14, 8, 16 работают как полусумматор, складывая единицы переноса на разряд с состоянием триггера памяти разряда, причем сигнал на выходах элементов -HE 5-8 может измениться лишь после окончания действия импульса.

Таким образом, с приходом четнертого импульса срабатывает элемент ИНЕ 11, устанавливая триггер памяти третьего разряда в единичное состояние, а триггеры памяти младших разрядон — в нулевое. Наличие связи с выхода элемента И-HE на входы элементов 7, 12, 13, 15 опять препятствует неправильной работе делителя. Аналогично, элемент И-НŠ— 10 срабатывает лишь при наличии на выходе элемента И-НЕ б сигнала, равного логической единице (это значит, что триггеры памяти первых трех разрядов находятся в единице). Сигнал, равный логическому нулю, появившийся на выходе элемента И вЂ” Не 10, устанавливает триггер памяти четвертого разряда н единицу, а триггеры памяти младших разрядан — в нуль.

После окончания импульса на выходе элемента И-НЕ 5 появляется сигнал, равный логической единице, а на выходах элементов И-НЕ б, 7, 8 устанавливается сигнал, равный логическому нулю. Далее счет продолжается аналогичным образом до тех пор, пока после прихода одиннадцатого импульса. н делителе не устанавливается код 1011.

При этом на выходе элемента И-HE 7 появляется логическая единица, поэтому с приходом двенадцатого импульса срабатывает элемент И-НЕ 9, устанавливая делитель в исходное состояние, Формула и зобрет ения

Делитель частоты на двенадцать, содержащий четыре разряда, каждый из которых содержит триггер памяти, коммутационный триггер и элемент И-НЕ, причем в первых трех разрядах единичный выход триггера памяти соединен с единичным входом коммутационного

698131 триггера, единичный выход которого соединен со входом элемента И-HE a нулевой выход соединен с единичным входом триггера памяти данного разряда, с нулевыми входами коммутационных триггеров и триггеров памяти всех предыдуших разрядов и со входом элементы И-НЕ предыдущего разряда, выходы элемента И-НЕ первого и второго разрядов соединены с обоими входами коммутационных триггеров соответственно второго и третьего разрядов, выход элемента И-НЕ третьего разряда соединен с единичным входом коммутационного триггера четвертого разряда, единичный выход этого триг-, гера соединен с единичньм входом триггера памяти четвертого разряда, с нулевыми входами триггеров памяти и коммутационных-триггеров всех младших разрядов и со входом элемента

И-НЕ третьего разряда, а нулевой выход коммутационного триггера четвертого разряда соединен с нулевыми входами всех триггеров памяти и коммутационных триггеров делителя, о тл и ч а ю шийся тем, что, с целью повышения надежности работы устройства, нулевые выходы триггера памяти и коммутационного триггера четвертого разряда соединены с входами элемента И-НЕ этого разряда,а выходы элемента И-НЕ второго и четвертого разряда соединены с нулевыми входами коммутационного триггера четвертого разряда.

15 Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 501484 кл. Н 03 К 23/02.

2. Авторское свидетельство СССР

Р 418982, кл. Н 03 К 23/02,06.03.72.

ЦЙИИПИ Заказ 6942/38

Тираж 1060 Подписное

Филиал ППП Патент, г.ужгород, Ул.Проектная,4