Устройство управления электронной вычислительной машиной

I I

ОПИСИЗОВРЕТЕН ИЯ (674020 (. 1 ("

АНИ(Е

Союз Соввтсних

Соцмалмстттческхх

Республик (61) Дополнительное к авт. свил-ву (22) Заявлено 28.03.77(21) 2469464I18-24 с присоединением заявки №(23) ПриорвтетОпублвковано 15.07.793юллетень Ме 26 (51) М. Кл. (. 06 F 9/ОО ееударетеенней NoMlneT

СССР ае делам взебрвтеиае я еткрмтел (53} уДК 681.326..3(088.8) Даы опубликования описания 18,07.79 (У2) Авторы изобретения

Б. E. Алексеев и С, С. Абатуров (71) Заявитель (54) УСТРОЙСТВО. УПРАВЛЕНИЯ ЭЛЕКТРОННОЙ

ВЫЧИСЛИТЕЛЬНОЙ МАШИНОЙ

Изобретение относится к области вычислительной техники и может быть использовано для управления сиюфюнньтх

ЭВМ с аппаратной реализацией, Известно устройство управления ЭВМ (1), содержащее «лрограммную и микро» программную память, логическую .схему ветвления, управляющие триггеры, регистр и дешифратор адреса микрокоманды, регистр микрокоманд, дешифратор номера исходного регистра, выходы которого под- тО ключены к выходным коммутаторам ЭВМ и к табличному дешифратору операций дешифратор номера конечного регистра, подключенный к входным коммутаторам

ЭВМ и к табличному..дешифрат(ру опера. ций, подключенному к арифметическому устройству ЭВМ.

Это устройство обладает недостаточным быстродействием и требует больших . затрат оборудовании на его реализацию.

26

Наиболее близким техническим решением к предложенному является известное устройство (21, содержащее регистр команд, 2 выход которого соединен с информационным входом дешнфратора кода операций, блок хранения управляющих сигналов, блок хранении дополнительных управляющих сигналов, регистр условий, выход которого подклю*ген к управляющему входу блока хранения дополнительных управлятощих сигналов, информа ционный вхвд которого соединен с первым выходом блока хранения управляющих сигналов, генератор так; товых импульсов, первый выход которого подключен к управляющему входу регистра тактов, деши(оратор тактов, шифратор микропрограмм.

Однако, недостатком этого устройства является его громоздкос п за счет того, что в блоке хранения управляющих сигналов (матрице управлятотих сигналовтабличном логическом дешифраторе) каждая команда (горизонталь матрицы) содержит набор элементов И.для всех своих микрокоманд (отсутствуют микроподпрограммфПри изменении команды и особен» ио при создании, макрокоманды требуется

674020 з добавление новых элементов И и увеличение выходов дешифратора тактов.

Цепью предлагаемого устройства управления является сокращение объема оборудования. 5

Поставленная цепь достигается тем, что в устройство введены регистр операций и микроподпрограмм, безадресная память, дешифратор, шифратор такта, шифратор, ре гистр, коммутатор, блок ст робирования, шесть элементов ИЛИ, управляющий трат гер, шифратор начального такта, причем

- выход дешифратора кода операций соединен с первым Входом первого элемента

ИЛИ, второй вход которого соединен с первым выходом дешифратора, второй вы-ход которого соединен с первым входом регистра операций и микроподпрограмм, второй вход которого соединен с выходом первого эпемента ЙЛЙ, выход регистра Я операций и микрюподпрограмм соединен с перВым. входом блока храйения управпяющих сигналов, входом. шифратора, выход которо го соединен с первым информационньм входом безадресной памяти, второй информаццонный вход которой подключен к выходу шифратора такта-, "вход которого : соединен с информационным входом блока стробирования и с выходом регистра тактов, информационный вход которого соединен с выходом дешифратора тактов, вход которо4 го соединен с выходом второго элемента

ИЛИ, первый вход которого соединен с первым информационным выходом безадресной памяти, второй ийформационный. выход которой соединен с первьйа входом третьего элемента ИЛИ, выход которого подключен ко входу дешифратора, второй вход второго элемента ИЛИ соедииен с вь ходом шифратора начального такта,*вто40 рой вход. третьего элемента ИЛИ соединен с выходом коммутатора, информационный вход которого соединен с выходом регистра, управляющий вход коммутатора соединен с.управляющим выходом безад- 45 ресной памяти "и c"åô íè÷ééì"âõîäoì упраВпяющего триггерами ВыхОд которого пОд юпочен ко входу. генератора тактовых импульсов, второй выход которого подключен к управляющему входу блока стробироваииа, выход которого подключен ко второму входу Йюка хранения управляющих сигналов, второй выход которого подключен к первому выходу устройства, первым входам четвертого и пятого элементов ИЛИ, 55 первым входам шифратора начального такта и шифратора микроподпрограмм, первому входу шестого эпемента ИЛИ, второй вход

4 которого соединен со вторым входом шифратора микроподпрограмм, вторым входом шифратора начального такта,:вторыми входами четвертого и пятого элементов ИЛИ, вторым выходом устройства и с выходом блока хранения дополнительных управляющих сигналов, выход четвертого элемента

ИЛИ подключен к нулевому входу управляющего триггера, первому управляющему входу безадресной памяти, второй управляющий вход которой соединен с выходом пятого элемента ИЛИ, выход шифратора микроподпрограмм соединен со входом регистра, третий вход шестого элемента

ИЛИ соединен с управляющим входом шифратора начального такта и со входом уст ройства, выход шестого элемента ИЛИ под-ключен к управляющему входу дешифратора кода операций.

На чертеже представлена блок-схема . устройства управления электронной вычислительной машиной.

Устройство содержит регистр:команд 1, дешифратор 2 кода операций 2, первый и шестой элементы ИЛИ 3, 4, дешифратор

5, рргистр 6 операций и микроподпрограмм, блок хранения 7 управляющих сигналов, шифратор 8, четвертый и пятый элементы ИЛИ 9, 1Q блок хранения 11 дополнительных управляющих сигналов, регистр 12 условий, шифратор такта 13„ безадресную память 1ф, третий и второй элементы ИЛИ 15, 16, дешифратор тактов 17, триггер управления 18, коммутатор 19, генератор 20 тактовых импульсов, регистр тактов 21, блок стробирования 22, регистр 23, шифратор микроподпрограмм 24, шифратор 25 начально го такта. устройство работает следующим образом.

В йсходнбм состоянии все регистры устройства управления ЭВМ установлены на нуль. Генератор.20 тактовых импупь- сов вырабатывает тактовые импульсы, которИе поступают на регистр тактов 21 .и блок стробирования 22. Так как в регистре тактов 21, выполненном как регистр сдвига, нет "1, то состояние его не меняетса. На блок хранения 7 управляющйх сигналов поступают нули со всех разрядов регистра 6 и блока стробирования 22, так что блок хранения 7 у равпяющйх: сигналов не вырабатывает никаких управляющих сигналов.

При запуске устройства управлении

ЗВМ с пульте управления в регистр команд 1 запйсывается начальная команда.

5 6

Через шифратор 25 начального такта, ция в глубинных ее регистрах), это 1" в второй элемент ИЛИ 16 и дешифратор регистре 21 передвинется н на выходе тактов 17 записывается "1-" -в старший шифраторе 13 будет уже номер следующей разряд регистра тактов 21 и через шес- вертикали блока 7. Параллельно с началом той элемент ИЛИ 4 дается сигнал раз- 5 записи номеров вертикали и горизонтали решения на дешифратор кода операций 2. блока 7 в безадресную память 14 выход

Расшифрованный код операций в виде ко- блока 7 звлишет через шифратор 25, зледа 1 из n " через первый элемент ИЛИ мент ИЛИ 16 и дешифратор 17 в регистр 21

3 поступает на один из триггеров регист- начальный номер вертикали, с которой ра 6 операций и микроподпрограмм и воз- >О должна начаться микроподцрограмма, чебуждает (подает логическую "1") соот- рез шифратор 24 в регистр 23 - номер ветствукщую входную горизонталь блока горизонтали, на которой размещается хранения 7 управляющих сигналов. От ге- вызываемая микроподпрограмма и через нератора 20 тактовых импульсов на блок триггер 18 блокирует работу генератора стробирования 22 поступает стробируюший 20. Сигнал "конец записи" с управляющего сигнал, по которому элемент И блока выхода безадресной памяти деблокирует гестробирования пропускают сигнал логиче- нератор 20 и через коммутатор 19 переской 1 йа соответствуюшую входную вер- пишет %горизонтали в регистр 6. С поступтикаль блока хранения 7 управляющих лением тактового импульса от генератора сигналов (возбуждение вертикали) . Эле- 2О 20 элементы И блока стробирования 22

: мент совпадения, находящийся на пересе- пропускают логическую 1 с регистра чеиии возбужденной горизонтали и верти- 21 на вертикаль блока 7, так что срабакали блока хранения 7 управляющих сигна- тывает схема совпадения, находящаяся лоЬ, вырабатывает сигнал логической "1 на пересечении возбужденной горизонтали являющийся выходным сигналом блока 7,25 и вертикали, вырабатывая выходной уцКак правило, элементы совпадения блока равляющий сигнал блока 7, который пря7, относящиеся к разряде операции ре- мо или через блок 11 хранения дополнигистра 6 (к разрядам, идущим через эле- тельных уйравляюших сигналов поступает: мент ИЛИ 3) не выполняют конкретных на выходы устройства. Такт генератора микрокоманд, а обращаются к той или зо 20 продвинет 1.» в Регистре тактов 21 иной.микроподпрограмме (формирование и следующий разряд так, что в следукиций адресов, чтение и записи в память и т.п.). момент возбуждения .лементов И блока

Обращение к микроподпрограмме проиСхо- стробирования 22 будет выдан следующий дит в следующей последовательности: за управлявший сигнал микроподпрограмм и, пись в безадресную память 14 через шиф-З5 т. д. Микроподпрограммы могут использораторы 8 и 13 номеров текущей (возбуж- ваться рекурсивно, т.е. переходить к следенной) вертикали и горизонтали, запись дующей микроподцрограмме до своего начального такта в регистр тактов 21 окончания. При этом информация о номе» через шифратор 25, элемент ИЛИ 16 и рах вертикалей и.горизонталей предшесчдешифратор тактов 17, шапись номера мик«вуюших операций и микроподпрограмм бу4О роподпрограммы в регистр 6 через пшфра- дет записываться из регистра в регистр тор микроподпрограмм 24, регистр 23, в глубину безадресной памятй 14. После коммутатор 19, элемент ИЛИ 15 и деши- окончания всех микрокоманд в микроподфратор 5. Тот же сигнал с выхода блока программе последняя микрокоманда мик7 поступает на вход элемента ИЛИ 9, с роподпрограммы через элемент ИЛИ 10

45 выхода которого возбуждается сигнал обратится к безадресной памяти 14 с ко"протолкнуть в безадресной памяти 14, мандой вытолкнуть". При этом информапо которому вся информация в безадрес- ция, находящаяся в первом регистре наной памяти (магазинной памяти типа: мяти 14 (номера вертикали и горизонта- последний вошел, первый вышел ) пере- ли предыдущей операции или макрокоман"» " 50 местится из регистра в регистр вглубь ды) поступает с информационных выходов безадресной памяти и в первый головной безадресной памяти через элементы ИЛИ ее регистр запишет с шифраторов 8 и 13 16 и 15, дешифраторы 17 и 5 Н8 регистр номера текущей горизонтали и вертикали ры 21 и 6, восстанавливая то состояние 5 блока 7, какое было в момент обращения

Так Krrx запись в головной Регистр к микроподпрограмме. При этом вся инбезадресной памяти 14 следует с замед формация в регистрах безадресной памялением (сначала переписывается информа ти 14 продвинется из глубины к перво674020

7 B му регистру на один регистр. Сигнал второй выход которого соединен с первым возбуждении элементов И блока строби- входом регистра операций и микроподпрогрования . 22 от генератора 20 вызовет рамм, второй вход которого соединен с следующую микрокоманду Операции (или выходом nepnoro элемента ИЛИ, выход обращение g следующей микропрограмме) 5 регистра операций и микроподцрограмм сои т.д. до последней микрокоманды, опера- единен с первым входом блока хранения ции или 4икрс команды, которая через управляющих сигналов, входом шифратора, элемент ИЛИ 4 даст разрешение на де- выход которого соединен с первым ннфор шифратор 2 на дешифрацию и запись в ре«мационным входом безадресной памяти, гистр.6 кода новой следующей операции . второй информационный вход которой подкоманды, находящейся к этому времени в ключен к выходу шифратора такта, вход регистре команд 1. Одновременно с этим которого соединен с информационным последняя микрокоманда предыдущей опе- входом блока стробирования и с выходом рации установит через шифратор 25, эле- регистра тактов, информационный вход

15 мент ИЛИ 16 и дешифратор 17 единицу в которого соединен с выходом дешифратопервый разряд регистра такчов 21. С при- ра тактов, вход которого соединен с выходом такта ст такта стробирования от генератора ходом второго элемента ИЛИ, первый

20 будет выполняться уже микрокоман- вход которого соединен с первым информаш и операции и таким образом ционным выходом. безадресной памяти, втопнят ся программа закодированная рой информапионный выход которой соедисоединениями выходов блоков 7 и 11 со нен с первым входом третьего элемента входами элементов ИЛИ 9, 10, 4 и шиф- ИЛИ, выход которого подключен ко вхо.раторов 24 и 25. Ду дешифратора, второй вход второго элеП длаг емое устройстВО управления 5 Ме а ИЛИ соединен c sbnoaons шифр а начального такта г Вто и ВхОд третье так как позволяе э зволяет экономить оборудование го элемента ИЛИ соединен с выходом комЭВМ. мутатора, информационный вход которого соединен свыходом регистра,,управляющий вход коммутатора соединен с управляющим зо л а и з о б р е т е и и я Выхш.ом безадресной памяти и с единичФормула изо ет ным входом управляющего триггера, выход

7 ойство управления электронной вы- которого подключен ко входу генератора стро с упр

О ОoR машиной содеркащее регистр тактовых импульсов, второй выход кот р од блока команд; выход которого соединен с инфор- го пошииочен к управляющему BKîäó лока мационным входом дешифратора кода опе- стробирования, выход которого подключен раций, блок хранейия управляющих сигна- ко второму входу блока хранения управлялов, блок хранения дополнительнык управ- юших сигналов, второй выход которого

ЛЯЮЩЯХ ЕИГНаЛОВг РЕГИСТР УСЛОВИЙ, ВЫХОД ПОДКЛЮЧЕН К ПЕРВОМУ ВЫХОДУ УСтРОВСтВа, ко ен z управляющему вхо- 4 первым входам четвертого и пято 6 эл ляющих сигналов, информационный вход ко- начального такта и шифратора микроподторого соединен с первым выходом блока программ, первому нкоду шестого элеменхранения управляющих сигналов, генератор та ИЛИ, второй вход которого соединен ктовьи импульсов первый выход которо- со Вторым входом шифратора vuzponoiro подключен к управляющему в

К равляющему входу ре- программ, вторым входом шифра ра фратор тактов шифра- чального такта, вторыми входами четвермикроподпрограмм о т л и ч а ю - того и пятого элементов ИЛИ, вторым щ е е с я тем, что с целью сокраШения выходом устройства и с выходом блока бо ния в устройство введе- хранения дополнительных управляющих си »» о ъеме о рудова того элемента ИЛИ ны РегистР опеРаций и ый(РопОДпРОгРаммг валов, выхоД четвеРтого элемента безадресная память, дешифратор, шифра- подключен к нулевому Входу управпяющетор такта, шифратор, регистр, коммутатор, го триггера,. первому уцравпяюшему входу блох стробирования, шесть элементов ИЛИ, безадресной памяти, Второй управляющий управляющий триггер, шифратор начально- > вход котор .

О О ой соединен с выходом пятого го такта, причем выход дешифратора кода элемента ИЛИ, выход шифратора микрооперации соединен с инеи с йервьм" входом перво- йодпрограмм соединен сп входом регистр, го элемента ИЛИ, второй вход которого третий вход шестого элемента ИЛИ соеди соединен с пе вь первым выходом дешифратора, нен о упржляюшим входом шифратора на674020

Составитель Т. Бондаренко

Редактор И. Шубина Техред Л. Алферова Корректор А. Гриценко

Заказ 4079/45 Тираж 779 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж35, Раушская наб., д. 4/5

Филиал ППП Патент, г, Ужгород, ул. Проектная, 4,чального такта и со входом устройства, выход шестого элемента- ИЛИ подключен к управляюшему входу дешифратора кода операций.

Источники информации, принятые во внимание прн экспертизе

L „РеЫфп of еИ - СИес)с дф М1с .рр.

rostrum eontmE" Я.р. ро О 3Р., р

Тга сОС1юР ц0 СощРц рр И $,1975

Z, „ -Л E kectron c 5и " (сЬ п

5gQtpm Q. Qgg pogj Яе р ф Ще я

tr caL Cornmunjcat cn Lagor otогц", gg

<0 197ф,