Запоминающее устройство с обнаружением ошибок

Саюз Соеетскмк

Ссщналмстнчеспмд

Ресттублмк (Ы) Дополнительное к авт. свид-ву (22) Заявлено 050477 (21) 2472666/18-24 с присоединением заявки И9 (23) Приоритет

Государстаенный комитет

СССР оо делан нзобретеннй и открытий

Опубликоваме 050779, Ьоллетемь Ио 25

Дата Опубликовании описания 050779

С. П. Самохин, В. Н,Опритов, В. Н. Гебгарт изобретения — и и. к. панасеня (7f) Заявитель (54) ЗАПОМИНАККЦЕЕ УСТРОЙСТВО С ОБНАРУЖЕНИЕМ

ОШИБОК

Изобретение касается запоминаю- щих устройств.

Известно запоминающее устройство (ЗУ) с обнаружением ошибок, которое содержит накопитель, входной и выходной регистры, адресный блок и блоки сверток по модулю два (1). Обнаружение ошибок в этом ЗУ основано на запоминании контрольных битов в элементах памяти накопителя, специально отведенных для этих целей, что приводит к аппаратурной избыточности.

Из известных устройств наиболее г близким по технической сущности к изобретению являет ся з а помин ающее устройство с обнаружением ошибок, содержащее накопитель, соединенный с входным, выходным и адресным реги- страми, первый и второй блоки сверток по модулю два, входы которых подключены ко входам адресного и входного регистров, а выходы — ко входам сумматора, третий и четвертый блоки сверток по модулю два, входы которых соединены соответственно со входамн адресного регистра и с выходами выходного регистра (2).

Недостатком этого устройства Зр является то, что при обработке блоков информации, когда необходимо фиксировать общее количество ошибок, не:эФФективно используется емкость накопителя за счет выделения ее части под контрольные разряды; Например, при восьми разрядных словах под контрольные разряды отводится 12,5% емкости накопителя.

Целью изобретения является увеличение эффективной емкости устройства.

Цель достигается тем, что устройство содержит дополнительный сумматор, счетчики и вычитатель, при этом выходы сумматоров соединены со входами счетчиков, выходы которых подключены ко входам вычитателя, а выходы дополнительного сумматора соединены с выходами третьего и четвертого блоков сверток по модулю два.

На чертеже представлена блок-схема устройства °

Устройство содержит накопитель 1, соединенный с входным 2, выходным

3 и адресным 4 регистрами, первый

5, второй 6; третий 7 и четвертый 8 блоки сверток по модулю два, сумматор

9, дополнительный сумматор 10, счетчики 11 и 12 и вычитатель 13. Вы2655

Формула изобретения

3 67

) ходы сумматоров 9 и 10 соединены со входами счетчиков ll и 12, выходы которых подключены ко входам вычитателя 13. Входы сумматора 10,соединены с выходами блоков 7 и 8.

Устройство работает следующим образом.

В режиме записи код адреса и Код записываемого слова подаются, соответственно на входы адресного 4.и входного 2 регистров, и производится запись слова в соответствующую ячейку накопителя 1, Одновременно код . адреса и код записываемого слова

- йодаются соответственно на первый 5 второй 6 блоки сверток, которые вы. рабатывают биты четности адреса и

"записываемого слова.! Бити четности объединяются сумматором 9 s результирующий бит, который эапйсывается в счетчик 11. Таким образом, к концу записи всего блока информации в накопитель 1 счетчик 11 зафиксирует количество результирующих одиночных битов, равных I . Зафиксированное счетчиком ll 4исло сохраняется до тех пор, пока соответствующий блок информации находится в накопителе 1.

В режиме считывания соответствую- . щее коду адреса число извлекается иэ накопителя 1 и посТупает на выход устройства.

Одновременио код адреса подается на третий блок 7 сверток, а считанное число †. на четвертый блок сверток 8 °

Эти блокн вырабатывают соответствующие биты четности, которые объединяются,в сумматоре 10, а результирующий бит записывается счетчиком 12. После считывания последнего числа блока информации в счетчике 12 будет зафиксировано количество результирующих битов, равных 1 . Затем содержимое.счетчиков ll. и 12 подается на вычитатель 13, и при отсутствии ошибок вычитатель покажет число, равное нугю. При наличии ошибок вычитатель

l3 покажет их общее количество.

Если колнчество ошибок недопустимо велико, считывание блока информации может быть произведено повторно, при этом счетчик 12 предварительно,обнуляется. К началу записи нового блока информации обнуляются оба счетчика 11 и 12.

Изобретение позволяет увеличить эффективную емкость накопителя за счет использования элементов памяти, э отведенных под контрольные разряды, цля хранения обрабатываемой информации. При одинаковой емкости обрабатываемой информации, по сравнению с известным, в предложенном устройст1О ве экономится соответствующее коли- чество элементов памяти. Например, при реализации устройства емкостью

1024 восьмиразрядных слов, несмотря на введение дополнительных узлов, эквивалентных 40-50 элементам памяти, экономится, примерно, 1000 элементов.

ЗапоминаЮщее устройство с обнаружением ошибок, содержащее накопитель, соединенный с входным, выходным и адресным регистрами, первый и второй блоки Сверток по модулю два, входы

KoTDpblx йодключены ко входам адресного и входного регистров, а выходко входам сумматора, третий и четвертый блоки сверток по модулю два, входы-которых соединены соответственно со входамй адресного регистра и с выходами выходного регистра, о т л и ч а ю щ е е с я тем, что, с целью увеличения эффективной емкости устройства, оно содержит дополнительный сумматор„ счетчики и вычитатель, при этом выходы сумматоров соединены со входами счетчиков, выходы которых подключены ко входам вычитателя, а

40 входы дополнительного сумматора соединены с выходами второго и третьего блоков сверток по модулю два.

Источники инфбрмации, принятые во

45 внимание при экспертизе

1. Патент CtrlA Р 3599146, кл. 340-146.1, 1971.

2. Патент Великобритании Р 1398652, кл. G 11 С 29/00, 1975.

ИПИ Заказ 3899(50 аж 680 Подписное иал ППП Патент, Ужгород, ул, Проектная,4