Ячейка памяти сдвигового регистра

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ . К АВТОРСКОМУ СВИДЙТВЛЬСТВУ

Союз С016ТсКМх

Соцмалмстимескмх

Республик

< 6526!8 (Sl) Дополнительное к авт. свил-ву (22) Заявлено 13.0276 (21) 2323408/18-24

G 11 С 19/00 с присоединением заявки № » (23) ПриоритетГввударвтвенний «еи«тет.СССР вв делам кзебретен«й н еткритйй (53) УДК 681.327.. 66 (088.8 ) Опубликовано 15.03.79Бюллетень № 10

Дата опубликования описания 19.03.79 (72) Автор изобретения

A. H. Фойда (Т1) Заявитель (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ СДВИГОВОГО

РЕГИСТРА

Изобретение относится к устройствам электронной цифровой вычислительной техники и микроэлектроники и может быть использовано для построения регистров сдвига.

Известен однотактный сдвиговый регистр, содержащий устройство для формирования коротких тактовых импульсов, которое, например, может быть выполнено как разностный элемент управления.

Короткие тактовые импульсы с выхода формирователя поступают на входы так» тируемых триггеров, которые выполнены на четырех элементах И-HE (ИЛИ-HE) (1), Известна также ячейка памяти для ( сдвигового регистра, содержащая элемен ты И-НЕ (ИЛИ-HE), первый и второй элементы которой образуют триггер, вы ходы третьего и четвертого элементов подсоединены ко входам установки соответственно в единицу и нуль триггера, .первые входы третьего и четвертого эле ментов являются соответственно 5 и Й

I входами триггеров, а вторые входы треть его и четвертого элементов подсоединены в шине тактовых имйульсов, которая подключена к выходу "уйФройства формирова ния тактовых импульсов j2). Известные ячейки памяти характеризуются жесткими требованиями к длительности тактового импульса регистра и к параметрам временной задержки на срабатывание применяемых в регистре элементов И-HE

10 (ИЛИ НЕ).

Целью изобретения является повышение надежности. В описываемой ячейке памяти, содержащей элементы И-НЕ (ИЛИ-НЕ), первый и второй из которых соединены по

15 схеме триггера, выходы третьего и Жт вертого элементов И-HE (ИЛИ-HE) подключены соответственно ко входам первого и второго. элементов И-НЕ (ИЛИ-HE)

20 первые входы третьего и четвертого элементов И-НЕ (ИЛИ-НЕ) соединены с тактовой шиной, а вторые входы - с информационными шинами, это достигаеъся тем, что в ней выход третьего эле35

Составитель А. Воронин

Техред М. Сенич Корректор О. Билак

Редактор Л. Тюрина

Заказ 1069/49 Тираж 680 .Подписное

0НИИПИ Государственного комитета СССР по делам изобретений и открыгий

113035, Москва, Ж 35, Раушская наб д. 4/5

Филиал ППП Патент, а Ужгород, ул. Проектная, 4 менга И НЕ (КЛИНЕ) соединен с трет им входом четвертого элемента И-НЕ (ИЛИ НЕ), выход которого .соединен с третьим входом третьего элементе И-HE (ИЛИ-НЕ). 5

На чертеже показана функциональная схема описываемой ячейки.

Оиа содержит элементы И-НЕ (ИЛИ HE) 1-4, тактовую шину 5 и информационные шины 6 и 7..

В начальный момент времени на выходах элементов И-HE (ИЛИ-НЕ) 2, 3 и 4 присутствует высокий поте ж, а на выходе элемента И-НЕ (ИЛИ-HE)

1 низкий потенциал. Появление на тактовой шине 5 положительного импульса вызывает на выходе элемента И-НЕ- -. (ИЛИ-НЕ) 4 нйзкий потенциал. Срабатывания элемента И-НЕ (ИЛИ-НЕ) 3 в дан ный момент не происходит, так как на выходе элемента 4 имеется низкий по тенциал.

Таким образом, на выходе ячейки памити, после прихода тактового импульса, устанавливается логическая единица.

Следовательно, в результате подсоединения выхода элемейта 3 ко входу эле- мента 4 и выхода элемента 4 - ко входу элемента 3 повышается надежность работы ячейки памяти, так как требования к параметрам тактового входного импульса и к параметрам элементов уменьшаются.

Длительность тактового импульса на входах элементов 3 и 4 всех разрядов в описываемой схеме может быть больше на 50%, чем в известной.

Формула изобретения

Ячейка памяти для сдвигового регистра, содержащая элементы И-НЕ (ИЛИ-HE), первый и второй из которых соединены по схеме триггера, выходы третьего и четвертого элементов И-НЕ (ИЛИ-НЕ) подключены соответственно ко входам первого и второго элементов И-НЕ (ИЛИ-НЕ), первые входы третьего и четвертого элементов И-НЕ (ИЛИ-HE) соединены с тактовой шиной, а вторые входы - с информационными шинами, о т л и ч а ю ш а я с я тем, что,с целью говышения надежности ячейки, в ней выход третьего элемента И-НЕ (ИЛИ-НЕ) соединен с третьим входом четвертого элемента И-НЕ (ИЛИ-НЕ), выход которого соединен с третьим вхо дом третьего элемента H HE (ИЛИ-НЕ).

Источники информации, принятые во внимание при экспертизе

1. Букреев И. Н. и др. Микроэлектрон ные схемы цифровых устройств. М., Со ветское радио", 1975, с.59, рис. 2.4а.

2. Экспресс информация, серия Вы числительная техника . ВИНИТИ, № 12, 1969, с. 13, рис. Зб.