Устройство для распознавания знаков

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

„„648144

К ПАТЕНТУ (61) Дополнительный к патенту (22) Заявлено 30. 09. 77 (21) 2529646/18-24 (51) N. Кл.

G 06 К 9/00 (23) Приоритет (32) 01. 10.7 6

Государственный каатет

СССР па делам иэобретеннй н открытий (31) 7 2 86 66 (331 США

Опубликовано 15. 02.79.Бюллетень № 6 (53) УДК 681.327. . 12 (088. 8) Дата опубликования описания18.02.79 (72) Автор изобретения

:-: ".И нос транец

Майкл Е. Вилмер (США) Иностранная фирма

"Ксерокс Корпорейшн (США) (71) Заявитель (54) УСТРОЙСТВО ДЛЯ РАСПОЗНАВАНИЯ ЗНАКОВ

Изобретение относится к технической кибернетике, в частности к устройствам для распознавания знаков.

Известны устройства для распознавания знаков, одно из которых содержит блок сканирования, регистр, первый блок памяти, соединенный с буферной памятью, селектор адреса, детектор обнаружения и второй блок памяти, соединенный с вычислительным блоком (1). Это известное устройство не имеет достаточно высокой надежности распознавания. Наиболее близким к изобретению является устройство, содержащее блок сравнения, соединенный с блоком сканирования, вход которого подключен к генератору импульсов, с блоками памяти, формирования координат и с элементом ИЛИ, подключенным к первому регистру, мультиплексер, входы которого соединены с блоком формирования координат, подключенным к генератору импульсов, а выход соединен с блоком памяти, первый вычислительный блок, подключенный к блоку формирования координат, вторые регистры, соединенные с блоком формирования координат и с триггером, и блок принятия решения (2). Оно характеризуется также недостаточно высокой точностью распознавания.

Цель изобретения состоит в повышении точности распознавания. В описываемом уст5 ройстве это достигается тем, что оно содер-, жит блок стробирования кодов, входы которого соединены с блоками сравнения, формирования координат и с генератором импульсов, а выходы подключены к первому вычислительному блоку и к блоку принятия решения, второй вычислительный блок, соединенный со вторыми регистрами, сумматоры, подключенные к блоку принятия решения, мультиплексеру и к вычислительным блокам, и элемент ИЛИ вЂ” НЕ, соединенный

15 с первым регистром, вход которого подключен к генератору импульсов, и с триггером.

Кроме того, в устройстве блок принятия решения содержит узел памяти, вход которого соединен с узлом формирования приращений, а выходы подключены к элементам

НŠ— И и к инверторам, соединенным с соответствующими элементами НŠ— И, к узлу селекции координат и к первому регистру, соединенному с узлом формирования приращений и с одним элементом НŠ— И, узел

648144

55 сопряжения, подключенный к другому элементу HE — И, к узлу памяти, ко вторым регистрам, к счетчику и к элементу И, узел сравнения, входы которого соединены со сч T чиком, а выход подключен к элементу И и к узлу фиксации номера знака, и элемент

ИЛИ, соединенный с узлами памяти и фор, мирования приряшений. (-(а фиг. 1 представлена блок-схема описываемого устройства; на фиг. 2 — конструктивное выполнение блока принятия реш ен и я."Устройство включает блок сканирования 1, генератор импульсов 2, блок сравнения 3, блок формирования координат 4, содержащий счетчик колонок 5 и счетчик линеек 6, блок памяти 7, мультиплексер 8, сi:мматоры 9 и 10, блок стробирования ll, первый вычислительный блок 12, содержагций узлы разности 3 и деления 14, элемент ИЛИ 15, первый регистр 16 сдвига, триггер (7, вторые регистры !8, второй вычислительный блок 19, содержащий узлы разности 20 и деления 21, элемент

ИЛИ вЂ” HE 22 и блок принятия решения 23, содержащий элементы HE — И 24 и 25, инверторы 26, узел памяти 27, узел формирования приращений 28, первый регистр 29, узел сопряжения 30, узел селекции координат 31, элемент ИЛИ 32, вторые регистры

ЗЗ и 34, узел сравнения 35, счетчик 36, узел фиксации номера знака 37 и элемент

И 38.

Блок сканирования 1 формирует входные сигналы для блока 3 с тактовой частотой, определяемой генератором импульсов 2. Выходные сигналы блока 3 поступают на вход блока памяти 7. Адресные координаты, в свою очередь, обрабатываются двумя счетчиками необработанных адресов, т. е. счетчиком 5 колонок, который подсчитывает последовательно тактовые импульсы от генератора импульсов 2 и который таким образом, квантует считываемый документ в дискретные ряды, и счетчиком линеек 6, который подсчитывает наиболее значимый бит счетчика 5. Счетчики 5 и 6 собираются в виде одного адресного входа мультиплексера 8, который создает адресный вход (АДРЕС) для блока памяти 7 с произвольной выборкой.

В данной форме содержимое памяти блока 7 образует необработанную матрицу, которая бит за битом и ряд за рядом находится в соответствии с изображением на документе. Любой знак внутри матрицы не привязан, являясь произвольно расположенным в соответствии с отсчетом счетчиков 5 и 6 линий и колонок. Для того, чтобы различить Верхнии и нижние пределы зня. ка, находятся белые и черные линии, разделяющие два вертикально прилегающих знака йли две строки текста. Это выполняется дальнеишим подключением последовательно

1О

t5

35 выхода блока 3 к одному входу элемента

ИЛИ 15, который на своем выходе запускает последовательный вход первого регистра 16 сдвига.

Регистр 16 тактируется тем же генератором импульсов и, таким образом, вводится в синхронизм с блоком сканирования l.

Регистр 16 сдвига, кроме того, приспособлен для содержания числа битов, которое равно битовой длительности блока 1. (loследовятельный выход регистра 16 сдвига возвращается на другой вход элемента

ИЛИ 15, образуя петлю рециркуляции, через которую сканирующая последовательность компрессируется по вертикали. Параллельные выходы регистра 16 сдвига собираются на входе элемента И,ПИ вЂ” HE 22, который запускает делящий на два триггер 17 каждый раз, когда все выходы регистра 16 сдвига являются низкими. Триггер 17 своим выходом стробирует регистр

18 верхних белых отсчетов для подачи на этот регистр одновременно содержимого счетчика линеек 6. Другой выход триггера 17, в свою очередь, стробирует еще один регистр 18, который запоминает следующий последовательный отсчет ряда чистых колонок со счетчика 5. Регистры (8, H свою очередь, подключаются к узлу фиксации разности 20 блока 19, которая вычитает два отсчета и фиксирует разность отсчетов. Эта раз1юсть отсчетов затем делится пополам в узле 21, создавая фактическое смещение центра линеек в памяти с произвольной выборкой.

Аналогично и сследуются гор изонтал ьп ые границы знака для определения ширины знака. Однако в отличие от определения границ линеек колонка ограничивает требуемую дополнительную реализацию. Для выполнения этого обобщения блок 11 объединяет выходы блока 3, счетчика линеек 6 и счетчика колонок 5 с генератором импульсов. Блок 11 стробирует соответствующие отсчеты колонок из счетчика колонок 5, при которых появляется полностью чистая колонка для первого и второго случаев. Она стробируется еще на одном узле разности (3 блока 12, который снова через узел деления 14 создает горизонтальный фактический центр знака. В дополнение один из выходов блока 11 дает сигнал, возникающий во втором случае чистого столбца, который начинает цикл распознавания знака. Само распознавание знака выполняется блоком

23, содержащим узел памяти 27, который на своих выходах выдает биты информации; из них бит поля подается в узел сопряжения 30, узел селекции координат 31 и адресный регистр 29. Два бита предназначены для кода команды, предварительно идентифицированной как класс.

Аналогично другие биты через соответствующие инверторы 26 собираются на оо648144 разующих дополнения элементах НŠ— И 24 и 25. Элемент НŠ— И 24 управляет загрузкой регистра 29, тогда как элемент НŠ— И

25 управляет узлом 30.

Таким образом, адресное поле оказывается загруженным либо для создания выходного сигнала, либо следу1ощей адресной команды.

Регистр 29, в свою очередь, соединяется через узел 28 с адресным входом узла 27.

Узел 28 либо создает приращение, либо загружает в соответствии с полярностью ключа исключающего элемента ИЛИ 32, который на своем входе собирает биты, соответствующие элементу изображения в памяти блока и другом биту. Селекция битовых координат выполняется узлом 31, который вырабатывает координаты линейки и колонки для сумматоров 9 и 10, транспонированные центрирующим сдвигом.

Поскольку иногда возможно иметь две или более идентификации знака для одних элементов изображения, вводится дополнительная логика, через которую проверяются все знаки, и распознавание регистрируется только, если идентифицируется один знак.

Эта дополнительная логика содержит регистр 33 текущего знака, который получает код знака с узла 30. Когда в узле 30 вырабатывается код, содержимое этого регистра загружается в регистр 34 распознанного знака. Одновременно счетчик 36 накапливает последовательные сигналы «KoHpLI, файла», которые затем сравниваются в узле 35, чтобы посмотреть, не возникло ли более, чем одно распознавание. Если это так, то имеется два похожих знака, и на выходе элемента И 38 возникает подавление. Если распознается только один знак, узел 37 стробируется, чтобы зарегистрировать идентификационный номер знака.

Введение новых блоков и новых конструктивных связей позволяет существенно повысить точность распознавания.

Формула изобретения

1. Устройство для распознавания знаков, содержащее блок сравнения, соединенныи с блоком сканирования, вход которого

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ № 1524407, кл. G 06 К 9/14, 1975.

2. Патент Японии ¹ 50-18343, кл. 97(7) B4), 1975. подключен к генератору импульсов, с блоками памяти, формирования координат II c элементом ИДИ, подключенным к первому регистру, мультиплексер, входы которого соединены с блоком формирования координ IT, подключенным к генератору импульсов, а выход соединен с блоком памяти, первый вычислительный блок, подключенный к блоку формирования координат, вторые регистры, соединенные с блоком формирования координат и с триггером, и блок принятия решения, отличающееся тем, что, с целью повышения точности распознавания, оно содержит блок стробирования кодов, входы которого соединены с блоками сравнения, формирования координат и с генератором импульсов, а выходы подкл1очены к первому вычислительному блоку и к блоку принятия решения, второй вычислительный блок, соединенный со вторыми регистрами, сумматоры, подключенные к блоку принятия решения, мультиплексеру и к вычислительным блокам, и элемент ИЛИ вЂ” НЕ, соединенный с первым регистром, вход которого подключен к генератору импульсов, и с триггером.

2. Устройство по п. 1, отличающееся

25 тем, что блок принятия решения содержит узел памяти, вход которого соединен с узлом формирования приращений, а выходы подключены к элементам HE — И и к инверторам, соединенным с соответствующими

30 элементами НŠ— И, к узлу селекции координат и к первому регистру, соединенному с узлом формирования приращений и с одним элементом НŠ— И, узел сопряжения, подключенный к другому элементу НŠ— И, к узлу памяти, ко вторым регистрам, к счет3s чику и к элементу И, узел сравнения, входы которого соединены со счетчиком, а выход подключен к элементу И и к узлу фиксации номера знака, и элемент ИЛИ, соединенный с узлами памяти и формирова40 ния приращений.

648144 фиг l фиг. 2

Редактор Л. Тюрина

Заказ 37Я59

Составитель

Тсхрсд О. Луговая Корректор С. Патрушева

Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий ! 13035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4