Множительное устройство с нелинейной интерполяцией

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТИЛЬСТВУ

Со1оз Советских

Социапистмиесииа

Республик »634296 (61) Дополнительное к авт, свил-ву (22) Заявлено 02,07.76(21) 2380306/18-24

2 (51) М. Кл

Cj 06 С 7/16 с присоединением заявки №

Госудврственний комитат амтв Мннистра СЮ ав диан имбретиннй и открытий (23) Приоритет (43) Опубликовано 25,11,78рюллетень №43 (45) Дата опубликования описания 28,11,78, (53) УДК 681 338 (088.8) (72) Автор изобретения

Ю. И. Петренко (71) Заявитель

Ордена Ленина институт проблем управления (54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО С НЕЛИНЕЙНОЙ

ИН ТЕРПОЛЯ11И ЕЙ

Предлагаемое множительное устройство с нелинейной интерполяцией относится к области автоматики и вычислительной техники.

Известны множительные устройства с нелинейной интерполяцией (1), исполь- 5 зующие ограничители или аналоговые логические схемы. В этих устройствах произведение представляют в виде суммы основного сигнала, получаемого метоаом кусочно-плоскостной аппроксимации н поправки, постуцвющей с нелинейного интерполяторв.

Среди и звестных множительных устройств с нелинейной интерполяцией наиболее близким техническим решением к

15 преалагаемом у является множительное устройство с нелинейной интерполяцией (2), содержвшее выходной и три вспомогательных сумматора, четыре кввцратора и инвертор, вход инвертора соединен а с первым входом устройства н с первым входом первого вспомогательного сумматора, выход первого вспомогательного сумматора соецинен со входамн первого и второго кваараторов, в выход второго вспомогательного сумматора соецинен со входами третьего и четвертого кваараторов, причем выходы первого и четвертого кввараторов соединены со входом третьего вспомогательного сумматора, выход которого соединен с первым входом выход.ного сумматора, второй вход которого соединен с выхоцвми третьего и второго квадрвторов, второй вхоц первого вспомогательного сумматора соединен с шиной положительного опорного напряжения, Недостатками этого известного множительного устройства являклся ограни« ченне рабочей полосы частот нз- за срав кительно низкого быстродействия прецизионных ограничителей и расширения ими спектра сигнала, а также ограничение его точности и стабильности из-зв разброса номиналов и нестабильности резисторов, имеющихся в части схемы, используемой для выделения основного сигнала.

634296

Целью предлагаемого изобретения является повышение точности и улучшение динамических характеристик.

Поставленная пель достигается тем, что устройство содержит блоки вьщеления у максимума и минимума и дополнительный инвертор, входы блока вьщеления минимума соединены с первым входом устройства и через дополнительный инвертор со вторым: входом устройства, а входы бло- !9 ка выделения максимума соединены через основной и дополнительный инверторы соответственно с первым и вторым входами устройства, выход блока вьщеления максимума соединен с третьим входом 15 выходного сумматора и третьим входом вспомогательного сумматора, а выход блока выделения минимума соединен с четвертым входом выходного сумматора и с первым входом второго вспомогатель- 2© ного сумматора, второй вход которого соединен с выходом основного инвертора, а третий вход соединен с шиной отринательного опорного напряжения, причем второй вход устройства соединен с пятым входом выходного сумматора и с четвертыми входами первого и второго вспомогательных сумматоров.

Поставленная цель достигается тем, что выделение основного сигнала, равного

1/2 Х1 у -1/2 х -ц ) производится при помощи схем выделения минимума и максимума.

В этом случае множительное устройство нечувствительно к погрешностям схем выделения минимума и максимума при х -g и х Ц соответственно, поэтому в качестве этих схем можно использовать сравнительно простые пассивные устройства„имеющие лучшие динамические ха- 4@ рактеристики, чем прецизионные ограничители нв операционньх усилителях. А именно, динамические погрешности выход« ного сигнала схем выделения минимума и максимума, при использовании в них 4 резисторов с сопротивлением порядка

5-20 кОм, примерно в 10 раз меньше, чем при использовании операционньх усилителей среднего быстродействия с частотой среза около 10-20 мггц, В

Я пассивных схемах выделения минимума и максимума выходной сигнал получает искажения типа излома, а искажения типа

"ступенька" в них совершенно отсутствуют, поэтому они значительно меньше расширяют спектр выходного сигнала, что улучшает дина.i ическиe характеристики множительного устройства в делом.

Изобретение поясняется чертежом, где показана блок-схема множительного устройства с нели ".йной интерполяцией.

Устройство содержит выходной сумматор 1 с пятью входами 2-6, три вспом огательн ых с ум мат орв 7-9 со входами

10-18, квадрвторы 19-20, кввдраторы

21-22, инверторь! 23-24 со входами

25-26, блок выделения минимума 27 со входами 28-29, в также блок вьщеления максимума 30 со входами 31-32. Вход устройства 33 соединен со входом 25 инвертора 23, входом 2 выходного 1 и входами 11 и 14 вспомогвтельнь х сумматоров 7 и 8. Вход устройства 34 соединен с входом 29 блока выделения минимума, входами 26 и 15 инверторв

24 и вспомогвтельнрго сумматора 8.

Выход 35 инверторв 23 соединен со вхо дами 28 и 31 блоков выделения минимума 27 и максимума 30, а выход 36 инвертора 24 - co входами 12 и 32 вспомогательного сумматора 7 и блока выдьления максимума 30. Выход 37 блока выделения минимума 27 соединен со входами 3 и 13, выходного 1 и вспомогательного 7 сумматоров, а выход 38 блока выделения максимума 30 со входами

17, 4 выходного 1 и вспомогательного

8 сумматоров. Выходы 39 и 40 вспомогательных сумматоров 7 и 8 соединены соответственно со входами 41, 42 и

43, 44 первых 19, 22 и вторых 20, 21 ра знополярных кввдраторов. Выходы 45 и 46 первого положительного и второго отрицательного квадраторов 19, 22 объединены и поданы на вход 18 третьего вспомогательного сумматора 9, выходы

47, 48 двух других квадраторов 20, 21 также объединены и подань на вход 5 выходного сумматора, Выход 49 вспомогательного сумматора 9 подан нв вход 6 выходного сумматора 1, выход 50 которого является выходом множительного устройства, Нв шины 51 и 52 соответст венно поданы положительное и отрицательное опорные напряжения.

Множительное устройство работает следующим образом, Hs входы блоков вьщеления минимума 27 и максимума

30 поступают непосредственно либо через инверторы входные напряжения + х и + у . При этом на выходах этих схем получают напряжения NinI-Х,g) нщах(-к;ф соответственно, Указанные напряжения вместе с первым сомножителем х подают нв вход выходного сумматора, а нв

634296 его выходе получают основной сигнал виаа

-x vninI-x,yI-тах(-х;у — I +y I I x -yI

1 1 (1)

Аналогично, на выходах вспомогатель\ ных сумматоров 7 и 8 получают соответственно напряжения вида

-хi -1-dmin(-х,+ ф= х+ (-< (2) и.

-х- +1-2max(-Х,- )=1- Х-ф (Э) (здесь опорные напряжения приняты равными «+1).

Эти напряжения поступают на входы квадраторов 19-22, выходные сигналь1 которых суммируют алгебраически, так чтобы на выходе выходного усилителя 1 получить сигнал поправки вида — ()х yl-

Сумма основного сигнала и сигнала

И поправки равна произведенйю входных переменных

Замена переменных (-ч - )(или у- -ц или обе вместе, при подстановке в формулы (l) — (4) позволяют получать эквивалентные структуры множительных устройств, отличающиеся, быть может, только знаком произведения. Кроме того, эквивалентные структуры можно получить также, производя в равенствах (1) (4) тождественные замены операторов вьщеления минимума и максимума вида так(х,p) --mill(-у,-х) .

Для повышения статической точности или сокращения требуемого количества квадраторов в предлагаемом множительном устройстве с нелинейной интерполяцией можно, как обычно, использовать каскадирование.

Таким образом, почти двукратное сокращение общего количества резисторов, используемых при выделении основного сигнала позволяет повысить статическую точность устройства, а замена двух прецизионных ограничителей на операционных усилителях пассивными схемами выделения минимума и максимума улучшает динамические характеристики устройства.

Форм ула изобретения

Множительное устройство с нелинейной интерполяцией, содержащее выходной и три вспомогательных сумматора, четыре квадрятора и инвертор, вхоа инвертора соединен с первым входом устройства и с первым входом первого вспомогательного сумматора, выход первого вспомогательного сумматора соединен со вхоаами первого и второго квядряторов, я выход второго вспомогательного сумматора соеаинен со входами третьего и четвертого квядряторов, причем выходы первого и четвертого квядряторов соединены со входом третьего вспомогательного сумматора, выход которого соединен с первым входом выходного сумматора, второй вход которого соединен с выходами третьего и второго квадраторов, второй вход первого вспомогательного сумматора соединен с шиной положительного опорного напряжения, о т л и— ч а ю щ е е с я тем, что, с целью новь|щения точности и уменьшения динамической погрешности, .устройство содержит блоки выделения максимума и минимума и дополнительный инвертор, входы блока выделения минимума соединены с первым входом устройства и через дополнительный инвертор со вторым входом устройства, а вхоаы блока выаелення максимума соединены через основной и дополнительный инверторы соответственно с первым и вторым вхоаами устройства, выход блока выделения максимума соединен с третьим входом выходного сумматора и третьим входом вспомогательного сумматора, второй вход которого соединен с выходом основного инвертора, а третий вхоа соединен с шиной отрицательного опорного напряжения, причем второй вход устройства соединен с пятым входом выходного сумматора и с четвертыми входами первого и второго вспомогательных сумматоров .

Источники информации, принятые во внимание при экспертизе:

1. Патент Англии Ny 1147806, ю1. Я 06 С, 1969.

2. Ж. "Автоматика и теле механика, 1 975з NÜ 8, с. 1 65.

634296

Составитель Л, Снимщикова

Редактор А, Садомов TexpeaN. Борисова Корректор Л. Небола

Закаэ 67 64/48 Т ираж 784 Подписное

l1HHHIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскан наб., д, 4/5 филиал ППП Патент, r. Ужгород, ул. Проектная, 4