Интегратор

О Il И С А Н И Е <11631937

ИЗОЬРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Своз Советских

Социалистических

Респубики (61) Дополнительное к àâò. свил-ву у (5l) М. Кл. (22) Заявлено 19.02.75 (21) 2107137/18-24 с присоединением заявки № (23) Приоритет (43} Опубликовано 05.11.78рюллетень № 41 (45) Дата опубликования описания,10.11.78

G 06 Ci 7/18

Гасудврствеееы% еаеапет

Сввете Ивеестрвв ВСЮ вв делаю вееервтвввх н втхрютее (53) УДК 681.328. (088.8) P. P. Годике и Б. К. Сиранов (72) Авторы изобретения (71) Заявитель

{54} ИНТЕГРАТОР

Изобретение относится к обиасти ви» чиспитедьной и измеритеньной техники.

Известны анапоговые интегрирукхцие устройства с параметрической компенсацией погрешности интегрирования, содержащие накопитепьный элемент, подключенный ко входу усипитепя постоянного тока с коэффициентом усипения но напряжению, равным единице (1).

Наибо>ие биизким техническим решением к изобретению явияется интегратор, содержашнй эмиттврный повторитель, усипитепь тока, источники непрерывного и дискретного входных токов, которые через первый перекпючатеиь вкпючены между входом эмиттериого повторнтевя и шиной нупевого потенциапа, первый накопитепьный эдемент, подкпкяенный через второй перекпючатепь ко входу эмиттерного повторителя, и первый депитепь, напряжения, подкиюченный через. третий перекпвчатепь к первому яакопитепьному эиементу f2).

Однако точность процесса дпнтепьиого интегрирования постояииого мапоГо входного сигнала в таких устройствах недос» таточна из-за отсутствия обеспечения достаточно точного равенства коэффициента усинения по напряжению усилителя единице и его стабипьности при возрастаS нии зарядов на накопитепьном элементе, а недостаточная дянтепьность запоминания зарядов на накопитепьном эпементе обусповпена . напичием нопожитепьного входного сопротивпения эмиттерного пов1В таритепя и естественными утечками накопительных эпементов, ограничиваюших нижний уровень входных токов интеграторов. Кроме того, усицитепь требует автономного питания.

Uemü изобретения - повьппение точности интегрирования малых токов с последующим запоминанием проинтегрированного значения и упрошение интегратора. % Поставпенная цепь достигается тем, что предложенный интегратор содержит регулируемую цепь попожитепьной обратной связи, состояшую из потенциометра и переменного резистора, вкпюченного меж25 с.

631937 ду входом эмиттерного повторителя и подвижным контактом потенциометра, который включен между выходом усилителя тока и средней точкой первого делителя напряжения, второй делитель напряжения, вхию ченный между выходами усилителя тока и эмиттерным повторителем, средняя точка второго делителя напряжения соединена с шиной нулевого потенциала, источник постоянного напряжении, подключенный к источнику дискретного входного тока и первому перекиючатешо, и второй накопительный элемент, включенный между первым накопительным элементом и шиной питания.

На чертеже дана принципиальная схема предложенного-интегратора.

Интегратор содержит накопительные

Ь элементы 1 и 2; подключенные через переключатель 3 к эмиттерному повторителю 4 н усилитель тока 5, рабочий ток которого проходит через делитель напряжения 6, включенный между выходами усниитеия тока и эмиттерного повторителя.

Резисторы 7 н 8 образуют деинтвиь напряжения, который через переключатель

9 соединяется с накопительными еаементамн. Регулируемая ивпь 10 поиожятельной обратной связи, состоящая из переменного резистора 11 и потенциометра 12, вкиюченног,о между средней точкой делителя 7,:8 и выходом усилителя тока, включена между входом эмиттерного повторителя и выходом усилителя тока.

Источник 13 непрерывного и источник

14 дискретного входных токов имеют общий зажим 15, соединенный со средней точкой делителя 6. Вторые зажимы иоточников входных токов (дискретного и непрерывного) через соответствующие иотбчникн постоянного напряжения 16 и

17, подкпкнены к переключателю 18, соединенному с входом эмиттерного повторителя. Источник напряжения 19 осуществляет питание устройства по шине питания 20. Показываiаций прибор 21 вкщочеи на выходные зажимы интегратора.

Накопительные элементы 1 и 2 вкшочены последовательно по отношению к источнику 18 питакнцего напряжения. Это обуславливает взаимную компенсацию токов утечки этих элементов, повышая точа ность накОпления малых тОхОв. lllM источ ников входного тока накопительные элементы включены параллельно, что увеиичивает емкость накопления. Исходный потенциал накопительных элементов задается делителем напряжения 7, 8, сред. няя точка которого в исходный момент времени через переключатель 9 соединя ется на время задания с накопительными элементами.

Регулируемая резистивная цепь 10 положительной обратной связи обеспечивает

1ф получение большего входного сопротивления эмиттерного повторителя хак по переменному (потенциометр 10), так и по постоянному (резистор 11) токам.

Настройка входного сопротивления на не33 обходимое значение осуществляется по показывающему прибору 21 при отключенных нахопитвиьных элементах 1, 2, когда на входе эмнттврного повторителя

4 остается очень малая емкость (конМ двнсатор- 22). Пря этом стреика прибора должна остановиться н быть неподвижна, что свндетеиьстаует об отсутствии уходящих (нии цриходящих) на конденсатор

22 эиехтрических зарядов. Такая настрой у ка обеспечивает диите льнов хранение эивктрических зарядов на накопитеиьных конденсаторах и повышает точность asтвгрироаання маиых токов.

При помощи двинтеия напряжения 6

39 н источников постоянного компенсирующего напряжения 16 н 17 обеспечивается режим короткого замыкания дия источников входного тока независимо от коиичества зарядов, накопиенных на накопитеиьных элементах за предыдущие моменты времени, Это позвоияет достичь точности, интегрирования на длительномм отрезке времени, ограничиваемом только динамическим диапазоном выходных напряжений.

Формуиа изобретения

Интегратор, содержащий эмиттерный повторитель, усилитель тока, источнихи непрерывного и дискретного входных токов, которые через первый переключатель включены между входом эмиттерного повторителя и шиной нулевого потенциала, первый накопительный элемент, подключенный через второй переключатель ко входу эмиттерного повторителя, первый делитель напряжения, подключен« ный через третий переключатель к первому накопительному элементу, о т и ич а ю ш и и е я тем, что, с цепью

631937

Составитепь Б. Сиранов

Редактор Л. Утехина Техред 3. Фанта Корректор Л. Василина

Заказ 6345/49 Тираж 784 Подписное

БНИИПИ Государственного комитета Совета Министров СССР по дедам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП. Патент, г. Ужгород, уп. Проектная, 4 повышений точности интегрирования мапых токов с поспедующим запоминанием проннтегрированного значения и упрощения интегратора, он содержит регупируемую цепь положительной обратной связи, У состоящую из потенциометра и переменного резистора, включенного между входом эмиттерного повторитепя и подвижным контактом потенциометра, который вкпю чен между выходом усипитепя тока и 4 средней точкой первого делителя, второй делитель напряжения, вкпюченный между выходами усилителя тока и эмиттерным повторителем; средняя точка второго делителя напряжения соединена с шиной нулевого потенциала, источник постоянного напряжения, подключенный к источнику дискретного входного тока и первому перекпючателю, и второй накопительный эпемент, вкпюченный между первым накопительным элементом и шиной питания.

Источники информации, принятые во внимание при экспертизе:

1. Коган Б. Я. Эпектронные моделирующие устройства и их применение для исследования систем автоматического регупнрования Физматиз, 1963, с. 49-51.

2. Авторское свидетельство СССР

%144303, кл. Ci 08 С 13/02, 1960.