Частотно-фазовый дискриминатор

Союэ Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву ¹ 37904 (22) Заявлено28.06.76 (21) 2377 143/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 25. 10,78.Бюллетень №39 (45) Дата опубликования описания 23.09.Я

29635

Кл

03 К 9/06

Государственный комитет

Совета Министров СССР оо делам иэобретений н открытий

ДК621. 382

088. 8) (72) Автор изобретения

Б. Ц. Яхилевич (71) Заявитель (54) ЧАСТОТНО-ФАЗОВЫЙ ДИСКРИМИНАТОР

Изобретение относится к области автоматического управления и может быть использовано для синхронизации вращения электроприводов или колебаний электронных генераторов.

Известен частотно-фазовый дискриминатор, содержащий два различающих и два формирующих триггера, четыре логических элемента И, источник эталонной частоты, две дифференцирующих цепи и сумматор, вход первого различающего три ггера соединен с входом частотно-фазового дискри1О минатора, а его выход — с- логическими элементами И, включенными между выходом третьего и входом четвертого формирующих триггеров, источник эталонной последовательности импульсов соединен со входом второго различающего триггера, выход >s которого соединен с логическими элементами И, включенными между выходом четвертого и входом третьего формирующих триггеров, выход третьего формирующего триггера соединен с входом второго, а выход четвертого — с входом первого различающего триггера через дифференцирующие цепи, четыре выхода формирующих триггеров соединены с сумматором, выход ко2 торого соединен с выходной клеммой дискриминатора.

Цель изобретения — регулирование коэффициента передачи при постоянном напряжении питания и периоде повторения импульсов.

Это достигается тем, что в известный частотно-фазовый дискриминатор, содержащий два различающих и два формирующих триггера, четыре логических элемента И, источник эталонной частоты, две дифференцирующие цепи и сумматор, источник измеряемой последовательности импульсов, введены пороговое устройство и интегратор, при этом первый и второй входы интегратора соединены соответственно с выходом сумматора и входом дискриминатора, выход интегратора соединен с входом порогового устройства. выход которого соединен с выходной клеммой дискриминатора.

При этом выходы формирующих триггеров объединены при помощи сумматора, построенного на двух логических элементах

И и логическом элементе ИЛИ. Выход сумматора соединен с первым входом интегратора, а второй вход интегратора соединен с входом дискриминатора.

629635

Форлула изобретения

Вход 1 фиг.!

На фиг. 1 представлена блок-схема частотно-фазового дискриминатора; на фиг. 2временные диаграммы, поясняющие его работу.

Частотно-фазовый дискриминатор содержит два различающих триггера 1 и 2, два формирующих триггера 3 и 4, источник 5 эталонной частоты, две дифференцируюгцих цепи 6 и 7, логические элементы И 8 и 9, сумматор 10, состоящий из. двух логических элементов И 11 и логического элемента ИЛИ

12, интег1атор 13, пороговое устройство 14, причем выходы различающих триггеров 1 и

2 соединены через дифференцирующие цепи 6 и 7 с выходами формирующих триггеров 3 и 4. Каждый из выходов формирующего триггера 3 соединен с соответствующим выходом различающего триггера 1 и с соответствующим входом формирующего триггера 4 через логический элемент И 8, а каждый из выходов формирующего триггера 4 соединен с соответствующим выходом различающего триггера 2 и с соответствующим входом формирующего триггера 3 через логический элемент И 9.

Работа дискриминатора осуществляется в два этапа.!. Синфазная память.

Формирующие триггеры 3 и 4 находятся во взаимосинфазных положениях (открыты оба левых или ооа правых транзистора этих триггеров). При этом на выходе сумматора 10 логическая «1» (высокий уровень напряжения), интегрирование происходит с постоянной времени с,.

Синфазная фиксация.

Формирующие триггеры 3 и 4 находятся во взаимосинфазных положениях, а на выходе сумматора логическая «1» (высокий уровень напряжения, который подается па интегратор), интегрирование происходит с постоянной времени с,. Отличие этого состо-! яния логической части дискриминатора от предыдущего состоит в том, что разли „.ющий триггер 1 находится в положении «Разрешено», характеризуемое тем, что напря5 женин с выходов формирующего триггера 3 поступают через логические элементы 8 HB входы формирующего триггера 4 и фиксируют его в синфазном (по отношению к формирующему триггеру 3) положении.

2. Противофазная память.

Формирующие триггеры 3 и 4 находятся во взаимопротивофазных состояниях и на выходе сумматора 10 логический «О».- Интегрирование происходит с постоянной времени,. Различающие триггеры 1 и 2 находятся в положении «Блокировка».

Противофазная фиксация.

Формирующие триггеры 3 и 4 находятся во взаимопротивофазных состояниях, и на выходе сумматора 10 логический «О». Интегрирование происходит с постоянной вре20 мени т,. Это состояние отличается от предыдущего тем, что напряжения с выходов формирующего триггера 4 поступают через соответствующие элементы 9 на входы формирующего триггера 3 и фиксируют его в

25 противофазном (по отноп|ению к формирующему триггеру 4) положении.

Частотно-фазовый дискриминатор по авт. св. _#_o 379049, отличающийся тем, что, с целью регулирования коэффициента передачи при постоянном напряжении питания и периоде повторения импульсов, в него введены пороговое устройство и интеграз тор, при этом первый и второй входы интегратора соединены соответственно с выходом сумматора и входом дискриминатора, выход интегратора соединен с входом порогового устройства, выход которого соединен с выходной клеммой дискриминатора.

УА в

Составитель В. Евпаков

Редактор Т. Загребельная ТехредО. Луговая Корректор A. Власенко

Заказ 6080/47 Тираж 1044 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретен ий и откр ыти и

113035, Москва, %-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4