Устройство для регистрации ошибок в двоичных каналах связи

"-хни исАЖЙ

Союз Советскнх

Соцналнстнческнх

Республнк

О Il (11) 606216 (61) Дополнительное к авт; свид-ву(22> Заявлено21.10.76 (21) 2414538l18-09 с присоединением заявки № (23) Приоритет (53) М. Кл

Н 04 L 1/00

Государственный квинтет

Совета Министров СССР ео делам изобретений н отнрытнй (43) Опубликовано 05.05.78. Бюллетень% 17 (53) УДК 621 394.147.2 (088i8) (45) Дата опубликования описания 19.04.78 (72) Авторы изобретения

Е. Н. Забранов и С. И. Стайнов

<73) Заявитель (54) УСТРОЙСТВО ДЛЯ РЕГИСТРЛБИИ ОШИБОК В

ДВОИЧНЫХ КЛНЖ1АХ СВЯЗИ

Изобретение относится к связи и может использоваться при исследованиях дискретных каналов связи.

Известно устройство для регистрации ошибок в двоичных каналах связи, содержащее блок определения длины пачки ошибок, последовательно соединенные бпок определения длины неискаженных интервалов и первый блок считывания, а также дешифратор и пс следовательно соединенные регистр сдвига, второй блок считывания и первый сумматор, при этом выход регистра сдвига подключен к первому входу дешифратора, выходы котс рого подключены к дополнительным входам первого и второго блоков считывания (1).. 5

Однако это устройство не обладает достаточной точностью регистрации ошибок, Белью изобретения является повышение точности регистрации ошибок. 20

Для этого в устройство для регистрации ошибок в двоичных каналах, связи, содержащее блок определения длины пачки ошибок, последовательно соединенные блок определения длины неискаженных интервалов и

2 первый блок считывания, а также дешифратор и последовательно соединенные регистр сдвига, второй блок считывания и первый сумматор, при этом выход регистра сдвига подключен к первому входу дешифратора, выходы которого подключены к дополнитель . ным входам первого и второго блоков счиФ тывания, введены последовательно соединенные второй сумматор и кодопреобразователь, при этом информационный вход блока определения длины пачки ошибок подключен к первому входу регистра сдвига, второму входу дешифратора и к первому входу блока определения длины неискаженных интервалов, второй -axon которого соединен с вторым входом регистра сдвига и с первым выходом блока определения длины пачки ошибок, второй выход которого нодкпючен к первому входу второго сумматора, второй вход которого подключен к выходу первого блока считывания, а выход кодопреобразователя подключен к дополнительному входу первого сумматора.

На чертеже приведена структурная элект рическая схема предложенного устройства.

6062 16

Устройство для регистрации ошибок в двоичных каналах связи содержит блок 1 определения длины пачки ошибок, последо вательно соединенные блок 2 определения длины неискаженных интервалов и первый блок 3 считывания, а также дешифратор

4 и последовательно соединенные регистр 5 сдвига, второй блок 6 считывания и первый сумматор 7, при этом выход регистра 5 подключен к первому входу дешнфратора 4, выходы которого подключены к дополнитель-. ным входам первого и второго блоков считывания. 3 и 6. Устройство содержит также последовательно соединенные второй сумматор

8 и кодопреобразоветель 9, прн этом инфор- > мационный вход блоке 1 подключен к первому входу регистре 5, к второму входу дешифрвтора 4 и к первому входу блока 2, второй вход которого соединен с вторым входом регистра 5 и с первым выходом блока 1, второй выход которого подключен к первому входу второго сумматора 8, второй вход которого подключен к выходу первого блока 3 считывания, а выход иодопреобразователя 9 подключен к дополнительному входу первого сумматора 7.

Устройство работает следующим образом.

На входы блоке 1 поступают тактовые импульсы и сигналы ошибки. Блок 1 определяет текущий коэффициент ошибок путем под-30 счета числа ошибок нв фиксированном временном интервале и в случае нормального состояния выдает на первом выходе тактовые импульсы, поступающие на второй вход блока 2 и на второй вход регистра 5. Если зБ сигналы ошибок отсутствуют, в блоке 2 подсчитывается и запоминается значение числа безошибочных тактовых интервалов, а единица в первом разряде регистра 5, возникающая при установкеблоке 2в исходное состо- о ание, продвигается в старшие разряды.

Если при поступлении на вход устройства сигнала ошибки в регистре 5 нет нн одной единицы, то сигнал ошибки проходит через ешифратор 4, поступает на вход блока 3 45 считывания и осуществляет считывание числе иэ блока 2, Считываемая информация поступает на кодоцреобразователь 9, на выходе которого формируется характеристика н мантисса числа, 50

Если при поступлении на вход устройства сигнала ошибки. в регистре 5 находится одне и более единиц, то сигнал ошибки записывается в регистр 5, а сигнал считывания нв первом выходе дешифратора 4 не форми-И руется. При появлении единицы s последнем старшем разряде регистра 5 дешифратор 4 анализирует содержимое регистра 5 н, если в регистре 5 содержится одна и более единиц, то на второл.. выходе дешифратора 4 по-60 является сигнал считывания, поступающий на блок 6 считывания, н содержимое регист ра 5 через сумматор 7 поступает на выход устройства.

Единица старшего разряда указывает на To,÷òý информация регистрируется без компрессии. В случае, если блок 1 определяет состояние канала как перерыв, на его первом выходе нет- сигналов, и блок 2 и регистр 5 не работают. Прн этом блок 1 определяет длину пачки ошибок.

При возвращении канала связи в нормальное состояние информация о длительности пачки ошибок через сумматор 8 н кодопреобраэователь 9 поступает на выход устройся ва. При этом в сумматоре 7 в обоих приэнаковых разрядах регистрируются единицы, что является признаком регистрации длины пачки ошибок.

Предложенное устройство обеспечивает высокую точность подсчета регистрируемых величин в каналах с переменными параме1 рами при сокращении объема памяти внешних накопителей.

Формула изобретения

Устройство для регистрации ошибок в двоичных каналах связи, содержащее блок определения длины пачки ошибок, последовательно соединенные блок определения длины неискаженных интервалов и первый блок считывания, а также дешифратор н последовательно соединенные регистр сдвига, второй блок считывания н первый сумматор, при этом выход регистра сдвига подключен к первому входу дешнфратора, выходы которого подключены к дополнительным входам первого н второго блоков считывания, о .тл н ч а ю щ е е с я тем, что, с целью повышения точности регистрации, в него ввс» дены последовательно соединенные второй сумматор и кодопреобразователь, при этом информационный вход блока определения длины пачки ошибок подключен к первому входу регистра сдвига, второму входу дешифраторе и к первому входу блока определения длины неискаженных интервалов, второй вход которого соединен с вторым входом регистра сдвига и с первым выходом блока определения длины пачки ошибок, второй выход которого подключен к первому входу второго сумматора, второй вход которого подключен к выходу первого блока считывания, а выход кодопреобразователя подключен к дополнитель. ному входу первого сумматора.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

% 224553, кл. Н 04 1/00, 1967.

6062 16

Состаммтемь Е. Петрова

Редактор И. Марховскам фекрмв О, амдреак >, корректор С. Патрушева

Заказ 2418/37 Тираж 805 Подмм слое

UHHHflH Государствеммого комитета Совета Министров СССР мо делам изобретении м открытий

113035, Москва, Ж-35, Раушскам наб., д, 4/5

Филиал ППП «Патент, г. Ужгород, ул. Проектная, 4