Дискриминатор временного положения периодических электрических сигналов

. гс 1и ° «т (° 4(.т .Ч ц

ОПИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВКДЕТЕЛЬСТВУ

IIII 6ОО693

Сава Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 18.03.75 (21) 2114489/18-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.03.78. Бюллетень № 12 (45) Дата опубликования описания 11.04.78 (51) М. Кл. Н 03D 13/00

Государственный комитет

Совета Министров СССР

fl0 делам изобретений

N открытий (53) УДК 621.375(088.8) (72) Авторы изобретения

В. И. Агроскин, И. А. Воль(нчук и E. К. Лобанов (71) Заявитель (54) ДИСКРИМИНАТОР ВPЕМЕННОГО ПОЛОЖЕНИЯ

ПЕРИОДИЧЕСКИХ ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ

Изобретение относится к области радиолокационной техники и может найти применение, в частности, в радиопеленгаторах.

Известен дискриминатор, содержащий одноустойчивый элемент, например одновибраторы, на выходах которых вырабатываются сигналы с входной и опорной частотами, двухстабильный элемент, на входы которого поданы упомянутые сигналы, логические элементы

И (1).

Однако одновременная дискриминация нескольких частот в этом дискриминаторе невозможна.

Известен также дискриминатор, содержащий логические элементы, интеграторы и элементы сравнения. Принцип работы данного дискриминатора основан па генсрировании прямоугольных сигналов, частота которых равна частоте входного сигнала (2).

Этот дискриминатор недостаточно точен.

Прототипом изобретения является дискриминатор, содержащий источник сигналов управления частотной настройкой дискриминатора, генератор опорного сигнала, формирователи импульсов отсчета характерных точек измеряемого и опорного сигналов и преобразователь временного интервала от характерной точки опорного сигнала до характерной точки измеряемого сигнала в цифровой код, подключенный к формирователю измеряемого сигнала и через формирователь опорного сипила к генератору опорного сигнала (3).

Этот дискриминатор недостаточно точен.

Целью изобретс|шя является повышение

5 точности дискриминации и упрощение дискриминатора.

Это достигается тем, что в дискриминатор временного положения периодических электрических сигналов, содержащий источник сипи10 лов унравлеиия частотной настройкой дискриминатора, генератор опорного сип|ала, формирователи импульсов oTc÷ñòà характерных точек измеряемого и опорного сигналов и преобразователь временного интервала от харак15 терной точки из»epee»oIo сигнала до характерной точки опорного сигнала в цифровой код, подключенный к формирователю измеряемого сигнала и через формирователь опорного сигнала к генератору опорного сигнала, 20 введены блок хр а пения кодов, блок H3 IIoII tI пия кодов, комбинационный сумматор кодов, блок сравнения кодов и четыре коммутатора, причем выход прсобразователя через псрвьш коммутатор подключен к первому входу ком25 бинациоииого сумматора, второй вход которого соединен с выходом блока накопления кодов, а выход — ко второму коммутатору и первому входу блока сравнения кодов, входы блока накопления кодов через третий и чст30 вертый коммутаторы подключены соответст600693 т,(т, т,) вепно к первому и второму выходам блока хранения кодов, вход которого подключен к источнику сигнала управления частотной настройкой дискриминатора, управляющий вход третьего коммутатора соединен с выходом соответствующего формирователя импульсов отсчетов, а управляющий вход четвертого коммутатора — с первым выходом блока сравнения кодов, второй выход которого соединен с управляющим входом второго коммутатора, второй вход — со вторым выходом блока хранения кодов.

Структурная электрическая схема описываемого цифрового фазового дискриминатора приведена на чертеже.

Дискриминатор содержит формирователи 1, 2 импульсов отсчета, соответствующих характерным точкам измеряемого и опорного сигналов, селектор 3 опорного сигнала, преобразователь 4 временного интервала в цифровой код, коммутаторы 5 — 8 кода, комбинационный сумматор 9 кодов, блок 10 накопления кодов, блок 11 хранения кодов, блок 12 сравнения кодов, На вход 13 подается измеряемый сигнал, на вход 14 — сигнал перестройки дискриминатора, на вход 15 — сигнал установки исходного состояния преобразователя 4. Позиция

16 — управляющий вход коммутатора, позиция 17 — выход дискриминатора.

На чертеже источники измеряемого сигнала, сигнала перестройки дискриминатора, сигнала установки исходного состояния и сигнала управления не показаны.

Устройство работает следующим образом.

Пусть, например, требуется производить фазовые измерения между разновременными периодическими сигналами источников с частотами fi, fg, fg.

На вход преобразователя 4 с выхода формирователя 2 непрерывно поступают опорные импульсы с периодом Т„соответствующим частоте опорного сигнала селектора 3, определяя начальные моменты преобразуемых интервалов времени. На второй вход преобразователя 4 поступают с формирователя 1 поочередно импульсы частот f>, f, f, определяя конечные моменты преобразуемых интервалов времени ть т, 73 По окончании преобразования код и> (nz n>) с выхода преобразователя

4 поступает через коммутатор 5, управляемый по входу 15, в комбинационный сумматор 9, после чего преобразователь 4 устанавливается в исходное состояние.

К моменту прихода кода и, (n>, п ) на первый вход комбинационного сумматора 9 на втором его входе имеется код N (N>, N ) с соответствующего данной частоте fj (fz, fa) выхода блока 10. Этот код является результатом многократного суммирования кода Ла (An>, An ), выбираемого из блока 11 хранения кодов. Это суммирование производится с частотой опорного сигнала с помощью коммутатора 6, т. е.

%, а, а=К Ani,g, з, (1) 10

65 где К вЂ” текущий номер периода опорного сигнала.

Код Лпь, з выбран пропорциональным дробной части отношения где Ть Т, Т, — соответственно периоды сигналов с частотами f, fa, f ) в том же масштабе, что и код ni, г, з.

Суммарный код на выходе комбинационного сумматора 9 для текущего преобразуемого интервала времени оказывается пропорциональным предшествующему интервалу (при неизменном временном положении измеряемого сигнала), если исключить из него код, пропорциональный целому числу периодов Т, (Т, Тз) .

Исключение целого числа периодов производится с помощью блока 12. Если код на выходе комбинационного сумматора и, q, +Ê.

Ьп, п з оказывается больше кода, пропорционального периоду, то производится операция вычитания с помощью коммутатора 7.

Если код на выходе комбинационного сумматора оказывается меньше кода, пропорционального периоду, то он через коммутатор 8 проходит на выход устройства, являясь, таким образом, кодом единичного значения временного рассогласования.

При изменении временного положения измеряемого сигнала за время между моментами дискриминирования соответственно изменяется выходной код единичного значения временного рассогласования.

Таким образом, осуществляется дискриминирование временного положения периодических сигналов различных известных частот при едином опорном сигнале без использования набора нескольких сложных перестраиваемых генераторов опорных сигналов.

Формула изобретения

Дискриминатор временного положения периодических электрических сигналов, содержащий источник сигналов управления частотной перестройкой дискриминатора, генератор опорного сигнала, формирователи импульсов отсчета характерных точек измеряемого и опорного сигналов и преобразователь временного интервала от характерной точки опорного сигнала до характерной точки измеряемого сигнала в цифровой код, подключенный к формирователю измеряемого сигнала и через формирователь опорного сигнала к генератору опорного сигнала, отличающийся тем, что, с целью повышения точности дискриминации и упрощения, в него введены блок хранения кодов, блок накопления кодов, комбинационный сумматор кодов, блок сравнения кодов и четыре коммутатора, причем выход преобразователя временного интервала в цифровой код через первый коммутатор подключен к первому входу комбинационного сумматора кодов, второй вход которого соединен с выхо600693

)-))с) н ннтв,!I> Л. Арт)о) Р«дактор Н. Ванинева

Коррск-. o,)ü:: Л, Брахнина и О. Тюрина

Заказ 415/17 1 Iä i,Xî Дг)0 1ираят 1087

НПО Государственного комитета Сонета Министров СССР по дс,".!i:)1 )1зоорс 1с i!!Ii !. с)ткрв)тнн

113035, )1оскна, К-35, Р))тн)скня нав)., д, 4 5

Подписное

Типография, пр. Сапунова, 2 дом блока накопления кодов, и «ы: о,l, - ко второму коммутатору и первому «ходу блока сравнения кодов, входы блока накопления кодов через третий и четвертый коммутаторы подключены соответственно к первому и второму выходам блока хранения кодов, Bxo;I, которого подключен к источнику сигнала управления частотной настройкой дискриминатора, управля1ощий вход трстьсго коммутатора со;— динен с выходом соответствующего формирователя импульсов отсчетов, а управляющий вход четвертого коммутатора соединен с псрвым выходом блока сравнения кодов, второй выход которого соединсll с управляющим вхо 0xl второго коммутатора, второй вход -- со вторьп1 выходом олока хранения кодов. д Исто шпки информации, принятые во внимание при экспертизе

1. ткцептованная заявка Великобритании

¹ 1267463, кл. Н 3 Л, 22.03.72, 2. Патент Франции ¹ 2118090, кл. 1-1 03d

10 13/00, 01.09.72.

3. )твторское свидетельство СССР ¹402819, кл. Ci 01г 25/00, 1973.