Полупроводниковое запоминающее устройство

Союз Советских

Социалистических

Республик (111„5981 20 (б1) Дополнительное к авт. свид-ву (22) Заявлено 30.12,75 (21)2308307/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.03,78. Бюллетень №10 (51) М. Кл.

Qll С 11/40

Гооударотвениый комитет

Совета Министров СССР по делам изооретений и открытий (53) УДК 681.327.66 (088.8) I (45) Дата опуоликования описания,20 02 78 (72) Авторы изобретения

В. В. Мышкин и В. Г. Фролов (71) Заявитель (54) ПОЛУПРОВОДНИКОВОЕ ЗАПОМИНАЮЩЕЕ

УСТРОЙСТВО

Изобретение относится к области вычиспительной техникИ и предназначено дпя испопьзования в качестве запоминающего устройства цифровых вычислительных машин (11ВМ) . .5

Известно запоминающее устройство (ЗУ), содержащее динамические блоки памяти, объединенные в матрицу, причем входы запись-считывание динамических бпоков памяти подключены к формироватепю записи- щ считывания, одноименные адресные входы

Ъ соединены через формирователи адреса с выходами рет ттстра адреса 1).

Наиболее бпизким к изобретению по технической сущности является устройство, 15 содержащее блоки памяти, объединенные в матрицу, выходы которых соединены с выходными шинами, входы запись-считывание бпоков памяти подкпючены к выходу формирователя запись-считывание, информационные входы — к информационной шине, входы импульсного питания — к выходам соответствующих формирователей импульсного питания, адресные входы — к формирователям адреса, соединенным с одним из выхо- р5 дов регистра адреса, другие выходы которо-. го соединены с дешифратором строкГ21, Недостатком известных устройств явпяется низкое быстродействие.

Бепыо изобретения является повышение быстродействия устройства.

Это достигается тем, что предлагаемое устройство содержит генераторы импульсов строк и блок разрешения записи, вход каждого генератора импульсов строк соединен с соответствующим вЫходом дешифратора строк, первые выходы соединены со входами формирователей импульсного питания, вторые выходы - с бпоком разрешения записи, подключенным к выходам дешифратора строк.

На чертеже изображена функционапьная схема описываемого устройства, содержащего бпокн памяти 1, объединенные в матрицу, входы запись-считывание 2 которых подключены к выходу формирователя записисчитывание 3, выходы 4 соединены с выходными шинами 5, входы 6 импульсного питания подключены через формирователи 7 импульсного питания к одним из выходов

59М120 (енераторов 8 импупьсов строк, другие вы ходы которых соединены с одними иэ входов бпокл 9 разрешения э(шиси, другие входы которого соединены с со(»тветствук:— шими входами генераторов 8 импу((ьсов строк и с выходами депгифратора строк 10, вход которого соединен с одним;из выходов регистра адреса 11, другие выходы которого подключены к формирователям адреса

12, соединенным с адресными входами 13 и оков памяти 1, информационные входы 14 которых соединены с информационной шиной

15.

Устройство работает следующим образом.

Во время действия импульса импульсного питания первой фазы осуществляется прием адреса регистром адреса и прием команды запись-считывание. После окончания импульса первой фазы входы бпоков памяти откпючаются и в одном из блоков с помощью д внутреннего дешифратора определяется ячей ка памяти, в которой в зависимости от ре-. жима происходит запись ипи считывание информации.

Таким образом, поспе запуска выбранно- д го генератора 8 импульсов строки по импупь су первой фазы происходит прием адреса и команды запись-считывание, а в режиме записи - прием записываемого слова.

После окончания импульса выбранная строка 30 откпючается от адресйых„информационных и командных шин.

Во время действия импульса второй фазы считанная информация, поступает на выходные шины или заканчивается операция запи- 35 си.

С генератора 8 импульсов строк выдается импупьс в блок 9, разрешения записи, в котором вырабатывается конъюнкция сигнала с влхода дешифратора строк 10 и с 40 выхода соответствуюшегаему генератора 8 имлупьсов строк. Попученный сигнал из блока 9 разрешения записи выделяется в процессор (на чертеже не показан), сигнализируя о том, что устройство начапо обра- 45 ботку информации по принятому адресу.

По попучении сигнала разрешения записи процессор записывает в регистр адреса

13 (п(едуюш(ий адрес. Дешифратор строк 10 в((бирает (,"Греку, с(и(тв(тствч((-!((у((» в(,((бран» адресу. Г(...(((амбра(п(а» (.:Tf! )k((! про«звлдит обработку предыдуще! o обращения, то генератор 8 импупьсов строк не за(тускается и нри этом импульс в блок 9 разрешения записи не поступает.

Как только обработка предыдущего обращения в строке закончена, генератор

8 импульсов строк эаиускаетея от дешифратора строк 10 и в процессор поступает сигнап, разрешающий занесение следующего адреса в регистр адреса 11.

Таким обрезом устройство за счет вве дения в него генераторов импульсов строк и бпока разрешения записи позволяет существенно повысить скорость обработки информации.

Формула изобретения

Полупроводниковое запоминающее устройство, содержащее блоки памяти, объединенные в матрицу, выходы которых соединены с выходными шинамы, входы записьсчитывание блоков памяти подключены к выходу формирователя запись-ечитывание, информационные входы — к информационной шине, входы импульсного питания — к выхо-! дам соответствующих формирователей импупьсиого питания, адресные входы - к формирователям адреса, соединенным с одним из выходов регистра адреса, другие выходы кото» рого соединенй с дешифраторами строк, о т и и ч а ю ш е е с я тем, что, с целью повышения быстродействия устройства, оно содержит генераторы импульсов строк и блок разрешения записи, вход каждого генератора импульсов строк соединен с соответствующим выходом дешифратора строк, 1 первые выходы соединены с входами формирователей импульсного питания, вторые выходы — с блоком разрешения записи, подключенным к выходам дешифратора строк.

Источники информации, принятые во внимание при экспертизе:

1. Rlectronic Design. N 2, 1970, р. 16-17.

2. Ele(tropic Design. М 4, 1970, р. 26-28.

Составитель В. Маркин

Редактор С. Хейфия Техред 3. Фанта

Корректор И, f îêñè÷

Заказ l24h/43 Тираж 717 Подписное

ill lf1f3l ff1 1 осударственного комитета Совета Министров СC(..l по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал fll!И Патент . т. Ужгород, ул. 31роектлчя, 4