Ячейка памяти для регистра сдвига

Союз Советских

Социалистических

Республик

ОЛ ИСАЙ ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТЙЛЬСТВУ (»i 594530 (61) Дополнительное к авт. свид-ву— (51) М. Кл.

G 11 С 19/00 (22) Заявлено 17. 11.75 (21) 2192438/18-24 с присоединением заявки № (23) Приоритет—

Государственный комитет

Совета Министров СССР

ll0 делам изобретений и открытий (43) Опубликовано 25.02.78. Бюллетень ¹ 7 (53) УДК 681.327 66 (088,8) (45) Дата опубликования описания с. .ст 7Ы (72) Автор изобретения

А, Н, Фойда (71) Заявитель (54) ЯЧЕЙКА ПАМЯТИ ДЛЯ РЕГИСТРА СДВИГА

Изобретение относится к вычислительной технике и может быть использовано для построения регистров сдвига.

Известен регистр сдвига, построенный по системе М вЂ” S и содержащий два Rs-триггера, один из которых является основным, а второй дополнительным, каждый из этих триггеров имеет два элемента управления, вместе с которыми образует ячейку памяти (!). Каждая ячейка состоит из четырех элементов И вЂ” HE (ИЛИ вЂ” НЕ) .

Недостаток этого регистра — большое число элементов и большое число входов в элементах, что усложняет схему сдвигового регист ра.

Наиболее близкой к предлагаемой по тех- нической сущности является ячейка памяти, содержащая элементы И вЂ” НЕ, выход первого элемента И вЂ”. НЕ соединен с одним из входов второго элемента И вЂ” НЕ, выход которого соединен с одним из входов первого элемента

И вЂ” HE, и шину синхроимпульсов (2).

11едостатком данной ячейки памяти является больн ое число элементов на разряд. На каждый разряд используется восемь двухвходовых элементов И вЂ” НЕ.

Цель изобретения — упрошение ячейки памяти.

Это достигается тем. что в ячейке памяти другой вход первого элемента И вЂ” НЕ подключен к шине синхроимпульсов, другой вход второго элемента И вЂ” HE подключен к входу ячейки и к одному из входов третьего элемента И вЂ” НЕ, другой вход которого подсоединен к выходу второго элемента И вЂ” НЕ, а выход третьего элемента И вЂ” НЕ соединен с выходом ячейки.

На чертеже представлена принципиальная схема предлагаемого устройства.

Ячейка памяти содержит три элемента И вЂ” HE. Возможно применение равноценных им элементов 1 !ЛИ вЂ” HF.

Каждый разряд регистра выполнен на двух ячейках памяти. Первый разряд выполнен на ячейке, содержащей элементы И вЂ” НЕ 1, 2 и 3, и на ячейке, содержашей элементы И вЂ” НЕ 4, 5и6.

Второй выполнен на ячейке на элементах

И вЂ” НЕ 7, 8 и 9 и на ячейке на элементах

И вЂ” НЕ 10, 1 и 12, третий разряд — на элементах И--11Е 3, 14, 15, 16, 17 и 18.

Устройство содgржli г пои вы синхроимпульсов

19, 20 и вход регистра 21.

594530 з

В каждой ячейке выход первого элемента соединен с входом второго элемента, выход которого соединен с одним из входов первого элемента. Каждая ячейка содержит шину синхроимпульсов 19, 20, причем входы первых элементов 1, 7 и 13 нечетных ячеек подсоединены к шине 19 синхроимпульсов, а входы первых элементов 4, 10 и 16 четных ячеек подсоединены к шине 20 синхроимпульсов. В ячейке вход второго элемента 2 подсоединен к входу ячейки и входу третьего элемента 3, так вход элемента 2 подсоединен к входу ре- о гистра 21 и к входу элемента 3, вход элемента 5 подсоединен к входу второй ячейки, который подсоединен к выходу первой ячейки, т. е. к выходу элемента 3 и входу третьего элемента 6 ячейки. Второй вход третьего элемента 3 ячейки подсоединен к выходу второго элемента 2 ячейки. Выходом ячейки является выход третьего элемента 3.

Параллельный код с регистра может сниматься с выходов элементов 1, 7, 13, 2, 8, 14 и с элементов 4, 10 и 16, 5, 11 и 17.

Рассмотрим работу устройства при условии, что в схеме применены элементы И вЂ” HE для положительных импульсов на входе.

Особенностью регистра на предлагаемых ячейках памяти является то, что в каждой его ячейке памяти на выходе третьего элемента с момента прихода отрицательного синхроимпульса на тактовую шину (синхроимпульсов) данной ячейки и до момента прихода отрицательного импульса на тактовую шину предыдущей ячейки памяти действует высокий по- зо тенциал.

Действительно, если ячейка памяти, предположим 7, 8, 9, находилась в состоянии с высоким потенциалом на выходе элемента 7 и низким на выходе элемента 8, то на выходе элемента 6 должен был действовать высокий потенциал и после прихода отрицательного импульса на "пину 19 состояние триггера (на чертеже не выделен) на элементах 7 и 8 не изменится и на выходе элемента 9 за счет действия низкого потенциала на выходе эле- 4О мента 8 будет высокий потенциал.

Если же триггер на элементах 7 и 8 находился с низким потенциалом на выходе элемента 7, то возможны два варианта потенциала на выходе элемента 6. При высоком потенциале на выходе элемента 6 с приходом отрица- 45 тельного импульса на шину 19 на выходе элемента 7 появится высокий потенциал, на выходе элемента 8 — низкий, который вызовет на выходе элемента 9 высокий потенциал.

При низком потенциале на выходе элемента; 6 на выходе элемента 9 3d счет действия данного 1тотенциала на его вход будет поддерживаться высокий потенциал независимо от потенциала на выходе элемента 8.

Теперь предположим, что предыдущая ячейка памяти находилась в состоянии с низким 15 потенциалом на выходе элемента 5 и высоким на выходе элементов 4 и 6, то тогда с приходом отрицательного импульса на шину 19 следующая за ней ячейка на элементах 7, 8, 9

4 примет то же состояние, т. е. на выходе элементов 7 и 9 будет высокий потенциал, а на выходе элемента 8 — низкий. С приходом тактозого импульса на шину 20 это же состояние перепишется в следующую ячейку на элементах 10, 11, 12.

Если же предыдущая ячейка памяти на элементах 4, 5, 6 находилась в состоянии с высоким потенциалом на выходе элемента 5 и низким на выходе элемента 4, то при приходе импульса на шину 19 на всех входах элемента 6 будут действовать высокие потенциалы и на выходе элемента 6 будет низкий потенциал, который по окончании импульса на шине 19 установит ячейку на элементах 7, 8, 9 в состояние с высокими потенциалами на выходах элементов 7 и 9 и низким на выходе элемента 8.

Следующий импульс, приходящий на шину 20, перепишет информацию с ячейки 7, 8, 9 в ячейку 10, ll, 12.

Таким образом, после каждого прихода тактовых импульсов на шину 19 и 20 информация смещается на две ячейки памяти.

Количество элементов в предлагаемой ячейке памяти по сравнению с количеством элементов в известных ячейках памяти уменьшено на 250/р. В предлагаемой ячейке используются три элемента, в то время как в известных используются четыре.

Экономия элементов в ячейках памяти уменьшает объем оборудования, стоимость. пот ребляемую мощность и увеличивает надежность устройства.

Формула изобретения

Ячейка памяти для регистра сдвига, содержащая элементы И вЂ” НЕ, выход первого элемента И вЂ” НЕ соединен с одним из входов второго элемента И вЂ” HE, выход которого соединен с одним из входов первого элемента И вЂ” НЕ, и шину синхроимпульсов, отличающаяся тем, что, с целью упрощения ячейки, в ней другой вход первого элемента И вЂ” НЕ подключен к шине синхроимпульсов, другой вход второго элемента И вЂ” HE подключен к входу ячейки и к одному из входов третьего элемента И вЂ” НЕ, другой вход которого подсоединен к выходу второго элемента И вЂ” НЕ, а выход третьего элемента И вЂ” HE соединен с выходом ячейки.

Источники информации, принятые во внимание при экспертизе:

1. Букреев И. Н., Мансуров Б. М. и

Горячев В. И. Микроэлектронные схемы цифровых устройств. М., «Сов. радио», 1975, с. 85, рис. 3.7 и рис. 3.8.

2. Букреев И. Н., Мансуров Б. М. и

Горячев В. И. Микроэлектронные схемы цифровых устройств. М., «Сов. радио», 1975. с. 82, рис. 3.3.

594530 йНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Н. Хлудова

Заказ 847)49

Составитель А. Фойда

Техред О. Луговая Корректор Н. Тупица

Тираж 716 Подписное