Арифметическое устройство

Союз Советских

Социалистических

Республик

О П И С А Н И Е,ц,вуував

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (. (51) М. Кл.

Ст 06 Г 7/:-т8 (61) Дополнительное к авт. свид-ву (22) Заявлено04.05.75 (21) 2130378/24 с присоединением заявки №

Государственный комитет

Соее е Министров СССР оо делам изобретений и открытий (23) Приоритет (43) Опубликовано 25.10.77. Бюллетень №8 (45) Дата опубликования описания 10.11.77 (53) УЛК 687.825 (088.8) (72) Автор изобретения

А. B. Кайма (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть применено в арифметических устройствах ускоренного выполнения арифметических операций, в устройствах адресации, многоканаль-5 ной оперативной памяти, в устройствах сжатия информации, в устройствах коммутации сообщений, в устройствах микропрограммного управления, Известно арифметическое устройство, ре- 10 ализуемое на многокаскадных суммирующих схемах для ускореннрго умножения. Оно содержит регистры множимого и множителя, выходной сумматор со сквозным переносом, блок формирования частных произведений, 15 суммирующих схем, состоящих из нескольких параллельно последовательных каскадов трехвходовых одноразрядных сумматоров, на которых частные произведения преобразовываются в один или два слагаемых. 20

Недостатком этого устройства является то, что при увеличении числа разрядов в сомножителях существенно возрастает число параллельно последовательных одноразрядных сумматоров, а это приводит к снижению быстродействия выполнения операций умножения, к увеличению сложности и громоздкости аппаратуры, к увеличению стоимости.

Наиболее близким техническим решени». к предлагаемому является устройство, содержащее два тт . -разрядных регистра операндов, поразрядные выходы которых подклн— чены к первым и вторым поразрядным входам сумматора, поразрядные выходы котор. го подключены к поразрядным входам ныходн ого регис тра.

Недостатком этого устройства является большой объем оборудования на единицу производительности и существенности задержки в сумматорах, которые приводят к снижению быстродействия.

Целью изобретения является повышение быстродействия выполнения арифметичгм-ких операций.

Это достит ается тем, что в устройство введены (2 -1) шифраторов (2 g -2) групп элементов И, при этом поразрядные выходы регистров операндов подключены к входам соответствующих (2 тт -1) групп элементов И, выходы которых подключены

577526

3 к входам (2п 1)1 шифраторов, причем выход элемента Й младшей группы подключен к младшему, разряду сумматора, а выходы каждого а -го шифратора подключены соответственно к общим шинам выходов (, -ro шифратора, где 1 4k((2 g, -1), при этом первая общая шина выходов каждого, -ro шифратора подключена к первому поразрядному входу сумматора и к одному из вхо° дов gt, - го шифратора, вторая общая шина 1О выходов -го шифратора подключена ко второму поразрядному входу сумматора и к одному из входов (1 -1) шифратора, третья и щ-я общие. шины выходов 1 -го шифратора подключены соответственно к 15 входам (-2) ()-(л-1)) шифраторов.

На чертеже представлена схема устройства, где регистры операндов-1,2,группы элементов И-З,-9, шифраторы - 10-16, сумматор - 17, выходной регистр -18.

Работает устройство следующим образом.

Входные регистры предназначены для приема двух операндов и передачи их в сум .. матор и на входы (2 g —.1) групп элементов И. В сумматор аперандЬ переда1отсй, при выполнении операций сложения и вычитания. На входы (2 М(-1) групп элементов

И операнды передаются при выполнении операций умножения., ЗО

Группа элементов И содержит П двухвходовых элементов И. Каждая из групп предназначена для формирования соответствующего столбца частных произведений.

B состав средйей группы элементов И входит наибольшее число двухвходовых элементов И, Она равна числу разрядов одного сомножителя.

На средней группе элементов И формируется средний столбец частных сомножите40 лей. Каждая последую|лая группа элементов, И влево и вправо от средней формирует пос,.„"иецуюшие столбцй (влево и вправо от среднего столбца) частных произведений. -При этом каждая последующая- группа. элементов

45 . И влево и вправо от.:средней. имеет на один элемент И меньше каждой предыдущей.

- Сумматор выполняет . операции сложения и вычитания над двумя, операндами и двух50 разрядными столбцами, поступающими с вход, ных регистров и общих шин выходов шифраторов.. Выходной регистр служит для приема результатов кодов операций иэ сумматора. 55

ЦЗифраторы предназначены для преобразования входных единиц частных произведений в двоичные коды (новые столбцы) эквивалентные порядковым номерам выходов и параллельных сдвигов их на один разряд по 6О отношению друг к другу. Арифметическое устройство содержит (2 )1- 1) шифраторов.

В каждом шифраторе число входов равно числу выходов. Наибольшее число входов у среднего шифратора. Оно равно числу разрядов входного регистра. Выходам каждого шифратора присвоены порядковые номера, причем каждому из них соответствует определенное количество входных единиц. Так, на- пример, на вход шифратора поступило три единицы (независимо на каких шинах они находятся) — a шифраторе включается третий выход, на вход шифратора поступило две единицы - в шифраторе включится второй выход.

Номера выходам каждого шифратора присваиваются:по порядку $,2,3... И . Наибольший норядковый номер у среднего шифратора. Он равен чижу разрядов входного регистра.

С каждого выхода шифраторов на общие шины выходов считывается порядковый номер в двоичном коде. На соответствующие общие шины выходов считываются только еди, ницы этих кодов, при эттом значение их на общих шинах сохраняется.

Число",общих шин выходов каждого шифратора равно числу двоичных разрядов у наибольшего порядкового номера выхода шифратора.

По коду операции умножения с выходных регистров 1, 2 на входы. (2 Ц -1) групп элементов И 3,4,5, 6,7,8,9 одновременно считывается два операнда. На выходах каждой группы элементов И формируется соответствующий столбец частных произведений. Сформированные столбцы частных произведений одновременно.пе иМаются на входы (2 g 2 )..:.Øèôðéòððàé ХО,:, 3-,Х;,12, 13, 14, 15, При этом младший разряд элемента И крайней правой группы передается непосредственно в младший разряд сумматора. По входным единицам столбцов частных произведений в каждом, шифраторе арифметического устройства включается тот выход, порядковый номер которого соответствует количеству вХодных еди пщ.

С включенного выхода каждого шифратора на общие шины выходов считывается порядковый номер выхода в- двоичном коде„ (первичное свертывание разрядов столбцов частных произведений) .

При появлении на общих шинах выходов

/ порядковых номеров, выходов, равных, трем и меньше, далй ейшее свертывание разрядов столбцов не производится, а эти числа с общих шин выходов шифраторов считыва577526 ются непосредственно в сумматор. При появлении на общих шинах выходов порядковых ° номеров выходов (двоичный код), больше трех автоматически включается процесс вторичного свертывания количества разрядов в каждом столбце частных произведений. Б процессе вторичного свертывания с обших шин выходов всех шифраторов на входы соответствуюших шифраторов считываются порндковые номера включенных выходов. При этом единица младшего разряда двоичного кода с первой обшей шины выходов 1 -го шифратора считывается на один из входов

-го шифратора., Единица со второй обшей шины выходов 1 -го шифратора считывает- 15 ся на один из входов (j -1) шифратора.

Единица с третьей обшей шины выходов

9 -го шифратора считывается на один из входов (j -2) шифратора.и т.д.

После вторичнога свертывания на об- 20 ших шинах, выходов .появятся другие порядко» вые номера вйкадов значительно меньше первых. Если после в-йсфичиого свертывания на общих шинах выходов дивились порядковые номера равные-. грэм и .меньше, то 25 они считываются в первые, .и вторые порязрядные входы сумматора,.

Если после вторичного свертывания на общих шинах выходов ши рраторовл появилисв порядковые номера выходов больше трех, ЗО то автоматически выполняется третий процесс свертывания, Третий процесс свертывания выполняется аналогично первым двум.

Появившиеся на обших шинах выходов столбцы (порядковые номера выходов три и меньше) из двух разрядов. считываются в сумматор.

При выполнении операций сложения или вычитания оба операнда с входных регистров одновременно считываются на первые и 40 вторые поразрядные входы сумматора.

В сумматоре выполняются соответствую» шие операции, результаты операций пересылаются в выходной регистр.

Таким образом, предлагаемое устройство, в сравнении (с известным, за счет введения шифраторов и групп элементов К, а также за счет организации связей в устройстве. имеет повышенное быстродействие. формула изобретения

Арифметическое устройство, содержащее два И -разрядных регистра операндов, поразрядные выходы которых подключены к первым и вторым поразрядным входам сумматора, поразрядные выходы которого подключены к поразрядным входам:..выходного регистра, о т л и ч а ю ш е е с я тем, что, с пелью повышения быстродействия, в него введены (2 тт-1) шифраторов и (2 тт -1) групп элементов И, при этом поразрядные выходы регистров операндов подключены к входам соответствующих(2 tf -1) т рупп элементов И,выходы которых подключены к входам (и-2) шифраторов, причем выход элемента И младшей группы подключен к младшему разыщу сумматора, а выходы каждого a -га шифратора подключены соответственно к обццы шинам выходов J -го шифраторе„где.:14 q.с (2п -1) при этом первая общая шина. выходов каждого j -го шифратора подключена к первому поразрядному входу сумматора и к одному из входов -го шифратора, вторая общая шийа выходов

-го шифратора подключена ко второму по разрядному входу сумматора и к одному из вхо дов ((-l) шифратора, третья и W -я об-" щие шины выходов q -го шифратора подключвны соотввтстввнно к владам { 1 -2ф-(щ Щ шифраторов.

577526

Составитель В. Жуков редактор Н. Хлудова Техред Л. Беглое Корректор M. Йеиеек

Заказ 4186/Ý6 Тираж 818 Подписное

ЦНИИПИ "îñóäàðñòâåííîãî коьппета Совета Министров СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП Патент", r. Ужгород, ул, Проектная, 4