Устройство для синхронизации фазы двух цифровых последовательностей

 

О П И С А Н И Е нц 567214

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 13.03.75 (21) 2112752/09 с присоединением заявки Ме (23) Приоритет

Опубликовано 30.07.77. Бюллетень Хо 28

Дата опубликования описания 25.08.77 (51) М. Кл.- H 04L 7/02

Гасударственный комитет

Совета Министров СССР ло"делам изобретении и открытий (53) УДК 621,394.662 (088.8) (72) Авторы изобретения

Н. П. Шевелкин и И. Л. Шуранов (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ФАЗЫ ДВУХ

ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Изобретение относится к вычислительной технике, телеграфии, радионавигациями, телемеханики и может использоваться в устройствах преобразования, обработки и передачи информации для компенсациями фазовых сдвигов цифровых последовательностей без дополнительной привязки их к опорному сигналу.

Известно устройство синхронизации двух последовательностей импульсов, содержащее формирователь сигналов совпадения, устройство задержки, элементы И, НЕ, конденсаторы, при этом устройства задержки и формирователь сигналов совпадения выполнены на одновибраторах, а временной сдвиг фаз компенсируется выбором соответствующей емкости конденсатора (1).

Однако в известном устройстве используются чувствительные к внешним воздействиям аналоговые элементы, что снижает точность компенсации фазового сдвига между цифровыми последовательностями.

Наиболее близким техническим решением к изобретению является устройство синхронизации двух последовательностей импульсов, содержащее последовательно соединенные формирователь фазы рассогласования и формирователь сигнала направления сдвига, а также два узла обработки входной последовательности, на входе .каждого из которых включен блок задержки, и блок управления, включенный между выходами формирователя фазы рассогласования и управляющим входом формирователя сигнала направления сдвига (2).

Такое устройство имеет низкую точность компенсации фазового сдвига между цифровыми последовательностями.

Цель изобретения — повышение точности компенсации фазового сдвига между ц ифровыми последовательностями без привязки к

10 опорному генератору.

Для этого в предлагаемое устройство для синхронизации фазы двух цифровых последовательностей в каждый пз узлов обработки входной последовательности введены объеди15 ненные по входу и соединенные с входом блока задержки два элемента И и элемент ИЛИ, при этом выходы элементов И каждого зла обработки входной последовательности через элемент ИЛИ подключены к соответствующе20 му входу формирователя фазы рассогласования, а каждый выход формирователя сигнала направления сдвига подключен соответственно к второму входу одного из элементов И одного узла обработки входной последова25 тельности и к сигнальному входу блока задержки другого узла обработки входной последовательности. Кроме того, выходы формирователя сигнала направления сдвига через блок управления подключены к соответству30 ющим входам блоков задержки, выходы каж567214 дого из которых подключены к соответствующим входам элемента ИЛИ соответствующего узла обработки входной последовательности, причем управляющий вход другого элемента И каждого из узлов обработки входной последовательности соединен с управляющим входом формирователя сигнала направления сдвига, а сигнал «Установка нуля» подан на соответствующие входы формирователя фазы рассогласования и блока управления.

Формирователь фазы рассогласования выполнен в виде селектора совпадений и несовпадений последовательносгей, два выхода которого подключены соответственно к двум подканалам, каждый из которых состоит из последовательно соединенных элементов задержки, RS-триггера,и элемента И, причем второй вход RS-триггера соединен с входом соответствующего элемента задержки. К вторым входам элемента И подключен третий выход селектора совпадений и несовпадений последовательностей, а третий вход RS-триггера является входом «Установка нуля» формирователя фазы рассогласования.

Формирователь сигнала направления сдвига выполнен в виде объединенных по управляющему входу двух элементов И, выходы которых подключены к соответствующим входам

Р$-триггера, Блок управления выполнен в виде четырех элементов И, объединенных в соответствующие пары по каждому из входов, выходы первого и второго элементов И, а также выходы третьего и четвертого элементов И через элементы ИЛИ подключены к соответствующим входам реверсивного регистра сдвига, один из входов которого является входом «Установка нуля» блока управления.

Блок задержки каждого узла обработки входной последовательности выполнен в виде последовательно соединенных элементов задержки, выход каждого из которых подключен .к одному из входов соответствующего элемента И. Два других входа которого являются соответственно сигнальным и управляющим входам, а выход — соответствующим выходом блока задержки.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство для синхронизациями фазы двух цифровых последовательностей содержит последовательно соединенные формирователь 1 фазы рассогласования и формирователь 2 сигнала направления сдвига, а также два узла

3, 4 обработки входной последовательности, на входе каждого из которых включены блоки

5, 6 задержки и блок 7 управления включенный между выходами формирователя 1 фазы рассогласования и управляющим входом формирователя 2 сигнала направления сдвига.

Каждый из узлов обработки входной последовательности состоит из объединенных по входу и соединенных с входом блока 5 (6) задержии двух элементов И 8, 9, (10, 11) и элемента ИЛИ 12, (13), при этом выходы эле50 ответствующие пары по каждому из входов, выходы первого и второго элементов И 24, 25, а также выходы третьего и четвертого элемен тов И 26, 27 через элементы ИЛИ 28, 29 под55

65

4 ментов И 8, 9, (10, 11) каждого узла обработки входной последовательности через элемент

ИЛИ 12, (13) подключены к соответствующему входу формирователя 1 фазы рассогласования, а каждый выход формирователя 2 сигнала направления сдвига подключен соответственно к второму входу одного из элементов И 8, (11) одного узла 3 (4) обработки входной последовательности и к сигнальному входу блока задержки 5, (6) другого узла обработками входной последовательности.

Кроме того, выходы формирователя 2 сигнала направления сдвига через блок 7 управления подключены к соответствующим входам блоков задержки 5 (6), выходы каждого из которых подключены к соответствующим входам элементов ИЛИ 12 (13) соответствующего узла обработки входной последовательности. Управляющий вход другого элемента И 9 (10) каждого узла обработки входной последовательности 3, (4) соединен с управляющим входом формирователя 2 сигнала направления сдвига, а сигнал «Установка нуля» подан на соответствующие входы формирователя 1 фазы рассогласования и блока 7управления.

Формирователь фазы рассогласования выполнен в виде селектора 14 совпадений и несовпадений последовательноспи, два выхода которого подключены соответственно к двум подканалам, состоящим из последовательно соединенных элемента задержки 15 (16), RSтриггера 17 (18) и элемента И 19 (20), причем второй вход RS-триггера 17 (18) соединен с входом соответствующего элемента задержки 15 (16), к вторым входам элемента И 19 (20) подключен третий выход селектора 14 совпадений и несовпадений последовательностей, а третий вход Р5-триггера 17 (18) является входом «Установка нуля» формирователя

1 фазы рассогласования.

Формирователь 2 сигнала направления сдвига состоит из объединенных по управляющему входу двух элементов И 21, 22 выходы которых подключены к соответствующим вход а м RS-триггера 23.

Блок 7 управления выполнен в виде четырех элементов И 24 — 27, объединенных в соключены к соответствующим входам реверсивного регистра сдвига 30, один из входов которого является входом «Установка нуля» блока 7 управления.

Блок задержки 5 (6) каждого узла обработки входной последовательности выполнен в виде последовательно соединенных элементов задержки 31 — 34, выход каждого из которых подключен к одному из входов соответствующего элемента И 35 — 38, два других входа которого являются соответственно сигнальным и управляющим входами, а выход — со567214 ответствующим выходом блока задержки

5 (6).

Устройство работает следующим образом.

С выходных шин 39 и 40 последовательностей на входы формирователя 1 фазы рассогласования поступают контролируемые последовательности а и b и подаются на входы селектора 14 совпадений и несовпадений последовательностей, с первых двух выходов которого сигналы несовпадений A=f(ab) и В=

=f(ab) поступают на первые входы RS-триггеров 17 и 18 соответственно и через элементы задержки 15 и 16 — на вторые входы триггеров

17 и 18. Установка нуля триггеров 17 и 18 осуществляется сигналом «Установка нуля» с шины 41. Выходы триггеров 17 и 18 разре шают прохождение сигналов совпадений C=

= (аб) с третьего выхода селектора 14совпадений и несовпадений последовательностей через соответствующие элементы И 19, 20 на выходы формирователя фазы рассогласования. Сигналы C = f (Ab) с выходов формирователя фазы рассогласования поступают на входы формирователя сигнала направления сдвига и далее на первые входы соответствующих элементов И 21 и 22, а также на входы блока управления 7 и далее — на первые входы соответствующих пар элементов И 24, 25 и 26, 27.

При наличии разрешающего потенциала на вторых входах элементов И 21 и 22 с соответствующего выхода блока 7 управления сигналы C=f(ab) подаются на соответствующие входы RS-триггера 23, выходы которого выдают разрешающие потенциалы на вторые входы элементов И соответственно 24, 27 и 25, 26 блока управления, элементов И 8, 11 узлов обработки входной последовательности и на сигнальные входы групп элементов И 36, 38 и

35, 37 блоков задержки 5, 6. В блоке 7 управления сигналы с выходов элементов И 24, 25 и 26, 27 через элементы ИЛИ 28, 29 поступают на соответствующие входы реверсивного репистра сдвига 30, установка исходного состояния которого осуществляется сигналом

«Установка нуля» с шины 41. Исходному состоянию реверсивного регистра сдвига 30 соответствует формирование им разрешающего потенциала на соответствующем выходе блока управления 7 поступающего кроме входа формирователя 2 сигнала направления сдвига, также на управляющие входы элементов

И 9 и 10 узлов обработками входной последовательности.

Группа управляющих выходов реверсивного регистра сдвига выдает разрешающие сигналы на управляющие входы соответствующих элементов групп элементов И 35, 37, и 36, 38 блоков задержки 5, 6.

Первые входы элементов И 8, 9, 10, 11 и входы первых элементов задержки 31, 32 блоков задержки 5, 6 подключены к соответствующим,шинам 42 и 43 входных последовательностей, Кезадержанные последовательности по5

60 р

6 ступают соответственно через элементы И 10 или 11 и элемент ИЛИ 12, а также элементы

И 8 или 9 и элемент ИЛИ 13 узлов обработки входной последовательности на соответствующие выходные шины 39 и 40 последовательностей, а задержанные последовательности поступают на входы элементов ИЛИ 12 и 13 и далее на соответствующие шины 39 и 40 с выходов элементов групп элементов И 35, 36, 37, 38 блоков задержки 5, 6 первые входы которых подключены к выходам соответствую цих элементов из цепочки последовательно соединенных элементов задержки соответственно

31, 32, 33, 34.

В начальный момент времени после прохождсния сигнала «Установка нуля» от шины

41, триггеры 17 и 18 установлены в нулевые состояния, а реверсивный регистр сдвига 30 в положение «100...0». Единица, записанная в первом разряде реверсивного регистра сдвига, р азрешает прохождение последовательностей непосредственно от входных шин 42 и 43 через элементы И 9, 10, через элементы ИЛИ

12, 13 на выходные шины последовательностей 39 и 40, а также на входы селектора 14 совпадений и несовпадений последовательности формирователя 1 фазы рассогласования, В случае, если фазовое рассогласование последовательностей меньше времени срабатывания триггеров 17 и 18, то сигналы рассогласован ия не вырабатываются элементами И

19 и 20 и устройство находится в первоначальном состоянии. Время срабатывания триггеров 17 и 18 при этом зависит от выбранной для схематического построения системы элементов и определяет чувствительность устройства к фазовому рассогласованию.

Пусть вследствие как их-либо внешних воздействий или иных причин одна из последовательностей опережает другую на время, большее величины времени срабатывания триггера, например, b опережает а, Тогда сигнал несовпадения А = f(ab) с выхода селектора 14 совпадений и несовпадений последовательно. стей поступает на первый вход триггера 17 и устанавливает его в единичное состояние, разрешающее прохождение сигнала совпадени

C=f(A В) с третьего выхода селектора 1 . совпадений и несовпадений последовательно стей через элемент И 19 на первые входы эле ментов И 21, 24, 26. В то же время сигна

A = f(ab) через элемент задержки 15 посту пает на второй вход триггера 17, устанавли вая его через время выбранной задержки нулевое состояние. Время задержки элемен тов задержки 15, 16 необходимо выбрать не большим половины минимальной длительно сти единичных символов фазирующих после довательностей, что исключает возможност) ложного срабатынания устройства при прихо де в определенные моменты времени разны: логических символов последовательностей обеспечивает реагирование устройства н рассогдасование фаз при одновременном при

567214

65 ходе единичных символов произвольной длительности и в произвольные моменты времен|и при условии, что фазовое рассогласование лежит в пределах +т/2, где т — минимальная длительность единичных символов фазируемых последовательностей.

В то же время потенциал с выхода первого разряда реверсивного регистра 30 сдвига разрешает прохождение сигнала с выхода элемента И 19 через элемент И 21 на первый вход триггера 23, который устанавливается в единичное состояние, разрешающее незадержанное прохождение последовательности, а через элемент И 11 и элемент ИЛИ 12 на выходную шину 39 и запрещающее незадержанное прохождение последовательности b через элемент «И» 8, а также открывающие элементы И 36, 38 блока задержки 5 последовательности b и разрешающее прохождение сигнала с выхода элемента И 19 через элементы И 24 и ИЛИ 28 на вход сдвига реверсивного регистра 30 сдвига в сторону старших разрядов.

Данный сигнал, производя последовательный сдвиг единицы, записанной в первом разряде регистра, производит поочередное подключение элементов И 36, 38 блока задержки 5 последовательности b к тракту прохождения данной последовательности, при этом элемент

И 36 открывается выходом второго разряда реверсивного регистра Зд сдвига, а элемент И

38 — последнего разряда.

Таким образом, происходит дискретный последовательный сдвиг последовательности b по фазе на время, равное величине задержки подключаемых элементов 32, 34. Время задержки элементов задержки 31, 32, 33, 34 выбирается с учетом заданного дискрета фазировки, при этом необходимо учитывать, что, с целью исключения возможных возбуждений устройства, величина времени задержки каждого элемента не более двух времен срабатывания триггеров 17, 18. Отработка рассогласования фаз заканчивается, когда величина разности фаз не больше времени срабатывания триггера 17.

Пусть даже последовательность а начинает опережать последовательность b. В этом случае сигнал несовпадения B=f(ab) с выхода селектора 14 совпадений и несовпадений последовательностей устанавливает триггер 18 в единичное состояние, разрешающее прохождение сигнала совпадения C=f(ab) с выхода селектора совпадений и несовпадений последовательностей через элемент И 20 на первые входы элементов И 22, 25, 27. В то же время сигнал B=f(ab) через элемент задержки 16 перебрасывает через время выбранной задержки триггер 18 в нулевое состояние. Сигнал с выхода элемента И 20 через элемент И

27, ранее открытый единичным состоянием триггера 23, и через элемент ИЛИ 29 поступает на вход сдвига реверсивного регистра 30 сдвига в сторону младших разрядов, сдвигая единицу, записанную к данному моменту в

45 одном из разрядов регистра реверсивного сдвига, в сторону младших разрядов, последовательно отключая элементы И 36, 38 и уменьшая тем самым количество элементов задержки, которые проходит последовательность b.

Если регистр принимает исходное состояние

«100...0», а рассогласование не отработано, то разрешающий потенциал с выхода первого разряда реверсивного регистра 30 сдвига открывает элемент И 22, и сигнал с его выхода поступает на второй вход триггера 23, устанавливая его в нулевое состояние, которое разрешает прохождение последовательности b непосредственно через элементы И 8 и ИЛИ

13 на выходную шину 40, закрывает элемент

И 11 незадержанного прохождения последовательности а, а также открывает элементы

И 25 и 26 блока 7 управления и элементы И

35, 37 блока задержки 6 последовательности а.

Сигнал с выхода элемента И 20, проходя через элементы И 25 и ИЛИ 28 на вход реверсивного регистра 30 сдвига 30 в сторону старших разрядов, сдвигает единицу из младшего в последующие разряды регистра, открывая при этом последовательно элементы И 35, 37 и подключая тем самым элементы задержки 31, ЗЗ к тракту прохождения последовательности а, производя таким образом дальнейшее устранение рассогласования фаз последовательностей.

Принцип работы устройства при первоначальном опережении последовательностью а последовательности b аналогичен случаю, описанному выше.

Предлагаемое устройство позволяет повысить точность компенсации фазового сдвига между цифровыми последовательностями без привязки их к сигналу опорного генератора.

Ф ор м ул а изобретения

1. Устройство для синхронизации фазы двух цифровых последовательностей, содержащее последовательно соединенные формирователь фазы рассогласования и формирователь сигнала направления сдвига, а также два узла обработки входной последовательности, на входе каждого из которых включен блок задержки, и блок управления, включенный между выходами формирователя фазы рассогласования и управляющим входом формирователя сигнала направления сдвига, о т л и ч аю щ е е с я тем, что, с целью повышения точности компенсаци фазового сдвига между цифровыми последовательностями без привязки к опорному генератору, в каждый из узлов обработки входной последовательности введены объединенные по входу и соединенные с входом блока задержки два элемента И и элемент ИЛИ, при этом выходы элементов

И каждого узла обработки входной последовательности через элемент ИЛИ подключены к соответствующему входу формирователя фа

567214

10 зы рассогласования, а каждый выход формирователя сигнала направления сдвига подключен соответственно к второму входу одного из элементов И одного узла обработки входной последовательности и к сигнальному входу блока задержки другого узла обработки входной последовательности, кроме того, выходы формирователя сигнала направления сдвига через блок управления подключены к соответствующим входам блоков задержки выходы каждого из которых подключены к соответствующим входам элемента ИЛИ соответствующего узла обработки входной последовательности, причем управляющий вход другого элемента И каждого из узлов обработки входной последовательности соединен с управляющим входом формирователя сигнала направления сдвига, а сигнал «Установка нуля» подан на соответствующие входы формирователя фазы рассогласования и блока управления.

2. Устройство по п. 1, отлич ающееся тем, что формирователь фазы рассогласования выполнен в виде селектора совпадений и несовпадений последовательностей, два выхода которого подключены соответственно к двум подканалам, каждый из которых состоит из последовательно соединенных элемента задержки, RS-триггера и элемента И, причем второй вход RS-триггера соединен с входом соответствующего элемента задержки, к вторым входам элемента И подключен третий выход селектора совпадений и несовпадений последовательностей, а третий вход RS-триггера является входом «Установка нуля» формирователя фазы рассогласования.

3. Устройство по и. 1, отличающееся тем, что формирователь сигнала направления сдвига выполнен в виде объединенных по управляющему входу двух элементов И, выходы которых подключены к соответствующим входам Ю-триггера.

4. Устройство по п. 1, отл ич а ющееся

10 тем, что блок управления выполнен в виде четырех элементов И, объединенных в соответствующие перы по каждому из входов, выходы первого и второго элементов И, а также выходы третьего и четвертого элементов И че15 рез элементы ИЛИ подключены к соответствующим входам реверсивного регистра сдвига, один из входов которого является входом

«Установка нуля» блока управления.

5. Устройство по п. 1, отличающееся

20 тем, что блок задержки каждого узла обработки входной последовательности выполнен в виде последовательно соединенных элементов задержки, выход каждого из которых подключен к одному из входов соответствующего эле25 мента И, два других входа которого являются соответственно сигнальным и управляющим входами, а выход — соответствующим выходом блока задержки.

Источники информации, принятые во вни30 мание при экспертизе

1. Авторское свидетельство СССР Ыо 267687 кл. Н 03В 3/04 1968.

2. Авторское свидетельство СССР М 319097 кл. Н 041 7/02, 1970.

567214

Составитель Е. Сурина

Техред М. Семенов

Редактор Т, Рыбалова

Корректор Л. Орлова

Типография, пр, Сапунова, 3

Заказ 1840/9 Изд. № 655 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5