Приемник фазоманипулированных сигналов

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К в ВТОРСКОФАУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свил-ву (22) Заявлено16.03 76 (21) 2350461/09 с присоединением заявки №(23) Приоритет (43) Опубликовано-25,07,77. Бюллетень 34 27 (45} Дата опубликования описания 11.08.77

Союз Советских

Социалистииеских

Республик (11) 5663 92 (51) М. Кл

Н 04 1. 27/22

Государственный номнтет

Совета Мнннотров СССР оо делам нзооретеннй н открытий (53) УДК 621.376.52 (088.8) О. Г. Каратаев и B. И. Талагаев (72) Лвторы изобретения (71) Заявитель (54) ПРИЕМНИК ФАЗОМАНИПУЛИРОВАННЫХ

СИГНАЛОВ

Изобретение относится к радиосвязи и может использоваться для приема сигналов с фазовой манипуляцией.

Известен приемник фазоманипулированных сигналов, содержащий основной блок памяти, блок сравнения, к входам которого подключены выходы интеграторов, и последовательно соединенные опорный генератор и фазовра|цатель, выходы которого подключены к управляющим входам фазовых ð детекторов, на информационные входы которых подан входной сигнал (1).

Однако известное устройство является недостаточно помехоустойчивым.

Е ель изобретения — повышение помехо- 15 устойчивости.

Для этого в приемник фазоманипулированных сигналов, содержащий основной блок памяти, блок сравнения, к входам которого подключены выходы интеграторов, щ и последовательно соединенные опорный генератор и фазовращатель, выходы котoporv подключены к управляющим входам фазовых детекторов, на информационные входы которых подан входной сигнал, введены допол-оа нительный блок памяти и два двухполупериодных выпрямителя, входы которых соединены с выходами фазовых детекторов, а выходы соединены с входами интеграторов, при этом выход блока сравнения подключен к управляющим входам основного и дополни тельного блоков памяти, сигнальные входы которых соединены с выходами соответствующих фазовых де текторов.

На чертеже представлена структурная электрическая схема предлагаемого приемника.

Приемник фазоманипулированных сигналов содержит основной блок 1 памяти, блок 2 сравнения, к входам которого подключены выходы интеграторов 3,4 и последовательно соединенные опорный генератор 5 и фазовращатель 6, выходы которого подключены к управляющим входам фазовых детекторов 7 и 8, на информационные входы которых подан входной сигнал, дополнительный блок 9 памяти и два двухполупериодных выпрямителя 10 и 11, входы которых соединены с выходами фазовых детекторов 7 и 8, а выходы сое566392

ЫНИИПИ Заказ 251 7/42 Тираж 815 Подписное

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4 динены с входами интеграторов 3 и 4, при этом выход блока 2 сравнения подключен к управляющим входам основного 1 и дополнительного 9 блоков памяти, сигнальные входы которых соединены с выходами соответствующих фазовых детекторов 7 и 8.

Устройство работает следующим образом.

Поступивший на вход приемника сигнал с дискретной фазовой манипуляцией подается на фазовые детекторы 7 и 8. На каж- 1р дый из них с фазовращателя 6 одновременно поступают сигналы опорного генератора

5, сдвинутые по фазе нал(р=К вЂ”, где

2й — количество фрзовых детекторов, а

К вЂ” номер фазового детектора.

15 двоичная инфо рмация с выхода каждого фа зового детектора 7 и 8 поступает на соответ« ствующий блок 1 и 9 памяти, где она хранится некоторый интервал времени То

Двоичные сигналы с выходов фазовых детекторов 7 и 8 через двухполупериодные выпрямители 10 и 11 поступают на интеграторы 3 и 4, где интегрируются в течение интервала То . В конце этого интервала напряжения с выходов интеграторов

3 и 4 поступают на блок 2 сравнения, который выбирает максимальное напряжение и управляет блоками 1 и 9 памяти.

Управление происходит так, что считывание производится с того блока памяти, в котором была записана наиболее достоверная информация, Причем достоверность информации, записанной в блоки 1 и 9 памяти, считывается более высокой в том кана- э5 ле, в котором имеется наименьшее расхождение между фазами сигнала опорного генератора 5 и принимаемого сигнала. Таким об» разом, наиболее достоверный канал приема определяется в конце интервала длительBocTI Io Тц по максимальному напряжению на выходе одного из интеграторов 3 и 4.

Ф ормула изобретения

Приемник фазоманипулированных сигналов, содержащий основной блок памяти, блок сравнения, к входам которого подключены выходы интеграторов, и последовательно соединенные опорный генератор и фазовращатель, выходы которого подключены к управляющим входам фазовых детекторов, на информационные входы которых подан входной сигнал, отличающийся тем, что, с целью повышения помехоустойчивости, введены дополнительный блок памяти и два двухполупериодных выпрямителя, входы которых соединены с выходами фазовых детекторов, а выходы соединены с входами интеграторов, при этом выход блока сравнения подключен к управля.юшим входам основного и дополнительного блоков памяти, сигнальные входы которых соединены с выходами соответствующих фазовых детекторов.

Источники информации, принятые во внимание при экспертизе:

1. Шляпоберский Б, И. Основы техники передачи дискретных сообщений, М.,"Связь", 1973 г.,с. 180.