Устройство для вычисления сумм произведений

 

О П И С А Н И Е (11) 561963

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик ф " Ъ (61) Дополнительное к авт. свид-ву 480077 (22) Заявлено 10.11.75 (21) 2188733/24 с присоединением заявки Хе (23) Приоритет

Опубликовано 15.06,77. Бюллетень _#_ 22

Дата опубликования описания 26.07.77

Государственный кол"итет (51) М. Кл.- G 06F 7/52

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325.5

88.8 (72) Авторы изобретения

В. П. Боюн и Л. Г. Козлов (71) Заявитель

Ордена Ленина институт кибернетики АН Украинской ССР (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ

Изобретение относится к области цифровой вычислительной техники.

По основному авт. св. 480077 известно устройство для вычисления сумм произведений, содержащее регистры множимого и множителя, сумматор и матрицу модулей, входы которой соединены с выходами регистров множимого и множителя, а выход — с первыми входами сумматора.

Время вычисления суммы /г парных произведений и-разрядных чисел в этом устройстве может быть вычислено по формуле:

Т = (t + t + t„„) (m + m2 + mä)(где tq — время прохождения сигнала через вентиль, 1„- — время суммирования на одноразрядном модуле, 1,„„— время запоминания суммы и переноса на одноразрядном модуле (узап t- )

m — количество тактов, необходимых для умножения и суммирования !г пар чисел (m =k), птз — количество тактов, затрачиваемых на умножение и суммирование 2п пар нулевых значений множпмого и множителя (m2 — — 2п), тз — количество тактов, необходимых для суммирования переносов, возникающих в сумматоре 4(mz=log„k+n— — 1) р — основание системы счисления.

Основным недостатком этого устройства яв5 ляется узкий класс решаемых задач, поскольку устройство предназначено для вычисления сумм произведений только положительных чисел. В ряде практических задач, в частности при решении системы линейных алгебраи10 ческих уравнений, возникает необходимость в перемножении матрицы, элементы которых— числа с различными знаками.

Целью изобретения является расширение класса решаемы. задач.

15 Это достигается тем, что в предлагаемое устройство введены блоки элементов И н элемент ИЛИ, причем информационные входы первого блока элементов И соединены с инверсными выходамп регистра множимого, 20 а выходы — со вторыми входами сумматора, информационные входы второго блока элементов И соединены с инверсными выходами регистра множителя, а выходы — с третьими входами сумматора, выходы разрядов

25 знаков регистра множимого н множителя соединены соответственно с первым входом элемента ИЛИ и управляющим входом второго блока элементов И и со вторым входом элемента ИЛИ и управляющим входом первого

30 блока элементов И, выход элемента ИЛИ

561963

Дополнительные кодыаи Ь

Корректировка

Значение результата без корректировки а b=ab а)0

b>0 а b (1 — a)b=b — ab (1 — а)

b а<0

b)0 а(! b) =а ab а)0 б<0 (1 — b) (1 — а) (1- b)=I — а — Б+аЬ (— 1+а+ Ь) —, ab (1 — а) (1 — b) а<0

b<0 подключен ко входу знакового и дополнительных разрядов сумматора.

На чертеже показана схема предлагаемого устройства.

Устройство содержит регистр множимого

1, регистр множителя 2, матрицу модулей 3, сумматор 4, первый блок элементов И 5, второй блок элементов И 6 и элемент ИЛИ 7.

Сумматор 4 содержит и основных, 1одр/г дополнительных и знаковый разряды. Первые и вторые входы матрицы модулей 3 подсоединены соответственно к прямым выходам регистров множимого 1 и множителя 2, а выход — к первым входам сумматора 4. Выходы первого и второго блоков элементов И 5 и 6 соединены со вторыми и третьими входами сумматора 4, а входы — соответственно с инверсными выходами регистров множимого

Корректировка результата происходит в сумматоре 4 через первый и второй блоки элементов И 5 и 6 под управлением знаков множимого и множителя.

Во втором и третьем случае на сумматор 4 подаются проинвертированные коды множимого и множителя, а в знаковый, дополнительные и младший разряды сумматора 4добавляются единицы.

В четвертом случае, кроме подачи »а сумматор 4 проинвертированных кодов множимого и множителя и добавления в младший разряд сумматора 4 двух единиц, необходимо вычесть единицу из младшего дополнительного разряда сумматора 4. Зто осуществляется также подачей единиц на входы знакового и дополнительных разрядов сум vlBTQра 4. Дополнительные разряды в сумматоре

4 введены на случай переполнения результата, который получается на выходах 8 и 9в дополнительном коде.

Время получения суммы k произведений равно (k+ml+тз-)-1) тактов, где nz, равно

2п нулевых тактов для выхода результата из матрицы модулей 3, и m равно (lz+L) тактов

1 и множителя 2. Входы элемента ИЛИ 7 подключены к выходам разрядов знаков регистров множимого 1 и множителя 2, а выход — ко входу знакового и дополнительных

5 разрядов сумматора 4.

Устройство работает следующим образом.

В качестве модулей в матрице 3 могут быть использованы одноразрядные трехвходовые сумматоры с запоминанием суммы и пе10 реноса, имеющие на одном из входов одноразрядную схему умножения.

Каждый такт в регистры множимого 1 и множителя 2 поступает очередная пара чисел, заданная в дополнительном коде. В за15 висимости от знаков множимого и множителя необходима корректировка результата, в соответствии с нижеприведенными формулами (а — множимое, b — множитель): для суммирования переносов в сумматоре 4

20 (L — число дополнительных разрядов).

Работа устройства иллюстрируется приме4 ром вычисления величины с= — Х a;b, для:

l 1 и — — — 0,75= 1,010; а2 — — О,о = 0,100;

25 аз — — --0,5 = 1,100; a4 = — 0,5 = 1,100;

b — +0,75 = 0,110; bg —— — — 0,75 = 1,010;

b3 — — 0,5 = 0,100; Ь4 — — — 0,25 = 1,110;

c = — 1,0625 = 1,01111.

Последовательность переработки информации в устройстве для этого примера представлена в таблице.

Результат вычислений в дополнительном коде содержится на выходах 8 и 9: С=1, 0,1 1 1 1.

Технико-экономический эффект изобретения состоит в том, что значительно расширился класс решаемых на нем задач, поскольку устройство позволяет вычислять сумму произведений как положительных, так и отрицательных (представленных в дополнительном коде) сомножителей, что является необходимой операцией в ряде практических задач.

561963

2 н1левых тактов чисел пар

Такты

Результат

4 1

3„

1з

1г

Коды регистров

3„

2з

2г

2з

С

П

Ззз

Содержимое матрицы модулей 3 и блоков элементов И

5 и 6

1 — знак

П

С

П

С

П

С

П

С

П

С

П

С

4, 4з

4з

4г

41

4з

Содержимое сумматора 4

0 — целая часть

1 — старшие

1 — разряды

Формула изобретения

Устройство для вычисления сумм произведений по авт. св. 480077, отл и ч а ю щееся тем, что, с целью расширения класса решаемых задач, устройство содержит блоки элементов И и элемент ИЛИ, причем информационные входы первого блока элементов И соединены с инверсными выходами регистра

Ззг

Зз, Згз

Зз®

Зг1

Зюз

31г

3„

5з

5, 5, 6з г

6, П

С

П

С

П

С

П

П

С

П

С

П

С

П

С

П

С

П

С

П

С

П

С

П

С

П

0

О

О

О

О

О и

О о о

О

О

О

О

О

О

О

О

О

О

0

О

0

О

О

О

О множимого, а выходы — со вторыми входами сумматора, информационные входы второго блока элементов И соединены с инверсными выходами регистра множителя, а выходы— с третьими входами сумматора, выходы разрядов знаков регистра множимого и множителя соединены соответственно с первым входом элемента ИЛИ и управляющим входом второго блока элементов И и со втовым вхо561963

Составитель В. Березкин

Текред H. Аук

Редактор Н. Каменская

Корректор А. Степанова

Заказ 1948/2 Изд. № 526 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5

Типография, по. Сапунова, 2 дом элемента ИЛИ и управляющим входом первого блока элементов И, выход элемента

ИЛИ подключен ко входу знакового и дополнительных разрядов сумматора.