Цифровой частотный компаратор

(t>) 560314

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 24.06.75 (21) 2148212/09 с присоединением заявки № (23) Приоритет

Опубликовано 30.05.77. Бюллетень № 20

Дата опубликования описания 12.07.77 (51) М. Кл. Н 03D 13/00

Гасударственный камитет

Савета Министрав СССР аа делам изабретений и аткрытий (53) УДК 621.376.33 (088.8) (72) Авторы изобретения

В. С. Островский и В. М. Васильев (71) Заявитель (54) ЦИФРОВОЙ ЧАСТОТНЫЙ КОМПАРАТОР

Изобретение относится к технике связи и мо?кет использоваться в системах автоматической подстройки частоты.

Известный частотный компаратор, обладающий статической характеристикой с зоной нечувствительности, содержит последовательно соединенные частотный дискриминатор с источниками опорного и управляемого сигналов на входах и релейный трехпозиционный электромеханический элемент. Однако недостаточная точность регулировки зоны нечувствительности приводит к снижению показателя надежности компаратора.

Наиболее близким техническим решением к изобретению является цифровой частотный компаратор, состоящий из двух каналов, содержащих в ка?кдом источник сигнала и триггер, выходы которых подключены к анализатору состояния каналов, Однако в таком компараторе управление зоной нечувствительности компаратора недостаточно точно.

Цель изобретения — повышение точности управления зоной нечувствительности.

Для достижения поставленной цели в цифровом частотном компараторе, состоящем из двух каналов, содержащих в каждом источник сигнала и триггер, выходы которых подключены к анализатору состояния каналов, в ка?кдом канале между источником сигнала и триггером включены последовательно соединенные сумматор и первый вычитатель импульсов, между источником сигнала и триггером другого канала включен второй вычитатель импульсов, прп этом вторые входы первого и второго вычптателей импульсов одного канала соединены соответственно с источником сигнала и выходом сумматора импульсов друго канала, а к вторым входам сумматоров

10 импульсов обоих каналов подключен дополнительный управляемый источник сигнала.

Такой цифровой частотный компаратор обеспечивает повышение точности управления зоной нечувствительности и обладает статичес15 кой характеристикой с легко регулируемой зоной нечувствительности.

На чертеже приведена структурная электрическая схема цифрового частотного компаратора.

20 Цифровой частотный компаратор содержит два канала 1 и 2, каждый из которых соответственно состоит из последовательно соединенных источников 3, 4 сигнала, сумматоров 5, б импульсов, первых вычптателей 7, 8 импуль25 сов и триггеров 9, 10, а также вторых вычптателей 11, 12 импульсов, включенHûõ между источниками 3, 4 сигнала и триггерами 10 п 9 соответственно, выходы которых подключены к анализатору 13 состояния каналов. Прп

30 этом вторые входы первых вычитателей 7 и 8

560314

Чз о к 0

Составитель О. Тихонов

Техред Л. Котова

Редактор Е. Дайч

Корректор Н. Аук

Заказ 1395/9 Изд. № 479 Тираж 1077 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 импульсов соединены с выходами источников

4 и 3 сигналов соответственно, а вторые входы вторых вычитателей 11 и 12 импульсов соединены соответственно с выходами сумматоров 6 и 5 импульсов, к вторым входам которых одновременно подключен дополнительный управляемый источник 14 сигнала.

Цифровой частотный компаратор работает следующим образом.

Управляемый источник сигнала 14 формирует сигнал частотой /„ поступающий на вторые входы сумматоров 5 и 6 импульсов каналов 1 и 2 соответственно, Источник 3 сигналов формирует опорный сигнал частотой f„, поступающий на один из входов вычитателей 11 и 8 импульсов и второй вход сумматора 5 импульсов, Источник 4 сигнала формирует управляемый сигнал частотой f, поступающий на один из входов вычитателей 12 и

7 импульсов и второй вход сумматора 6 импульсов, Таким образом, на второй вход вычитателей импульсов 7, 12 и

8, 11 поступает сигнал с частотой соответственно f =f„ fo и /а=/упр+/о В этом случае, если частота (упр)fs +fo, то на выходе вычитателей импульсов 8, 12 формируются сигналы с частотой соответственно F<=f +fo—

fýò и Fz=/упр ат+/о, устанавливающие триггеры 9 и 10 в противофазное состояние.

ЕСЛИ 1зт fo(fop(fax+fo, ТО СИГНЯЛ На ВЫходе вычитателей 12 импульсов отсутствует, а вычитатель 7 импульсов формирует сигнал частотой F =foT+fo — удр устанавливающий триггер 9 в противоположное состояние. При (упр(t- fo отсутствует сигнал на выходе вычитателя 8 импульсов, а вычитатель 11 импульсов формирует сигнал частотой F<=f„—

— f p — /„ устанавливающий триггер 10 в противоположное состояние, Таким образом, в зависимости от соотношения частот f», f, ð и

1, триггеры 9 и 10 устанавливаются в одно из трех комбинированных состояний, каждое из которых фиксируется сигнализатором 13 состояния каналов, при этом величина зоны нечувствительности равна 2fo.

Формула изобретения

15 Цифровой частотный компаратор, состоящий из двух каналов, содержащих в каждом источник сигнала и григгер, выходы которых подключены к анализатору состояния каналов, отличающийся тем, что, с целью повыше20 ния точности управления зоной нечувствительности в каждом канале между источником сигнала и триггером включены последовательно соединенные сумматор и первый вычитатель импульсов, между источником сигнала и

25 триггером другого канала включен второй вычитатель чмпульсов, при этом вторые входы первого и второго вычитателей импульсов одного канала соединены соответственно с источником сигнала и выходом сумматора им30 пульсов другого канала, а к вторым входам сумматоров импульсов обоих каналов подключен дополнительный управляемый источник сигнала.