Устройсто для проверки ферритовых матриц

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,,») 548893

Союз Советскик

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 13.06.74 (21) 2033029/24 (51) М. Кл.2 G 11С 29/00 с присоединением заявки №

Совета Министров CCCP лв аелам изобретений и открытий

Опубликовано 28.02.77. Бюллетень № 8 (53) УДК 681.327.66 (088.8) Дата опубликования описания 25.04.77 (72) Авторы изобретения

Ф. И. Пашковский и T. Ф. Дрик (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ ФЕРРИТОВЫХ МАТРИЦ

Уд Р ь к комитет (23) Приоритет

Изобретение относится к области вычислительной техники и может быть использовано для контроля узлов электронных вычислительных машин.

Известно устройство для проверки феррито- 5 вых матриц, содержащее блок генераторов, блок счетчиков адреса, блок дешифраторов адреса, блок формирования импульсов записи, считывания и запрета, распределительный блок, блок индикации и блок управления. 10

Известно также устройство, включающее в себя блок управления, блок дешифраторов, блок генераторов тока, блок контроля, блок усилителей считывания, блок регистра адреса, блок программирующего генератора, блок 15 генератора тока запрета, блок дискриминаторов и блок обнаружения разрывов цепи тока.

Наиболее близким техническим решением к изобретению является устройство контроля оперативного накопителя, содержащее генера- 20 тор, первый, второй и третий выходы которого соответственно соединены с первым, вторым и третьим входами дешифратора, при этом второй и третий выходы генератора соответственно соединены с первым и вторым входами 25 блока обнаружения разрывов в цепях матрицы, выход которого подключен к первому входу блока контроля, второй вход которого соединен с первым выходом блока управления, второй выход блока управления подклю- 30 чен к четвертому входу дешифратора и входу генератора, а вход соединен с выходом блока контроля, пятый вход дешифратора подключен к первому выходу регистра адреса.

Недостатком этого устройства является то, что проверка контактпрования матрицы с замком может производиться либо в режиме непрерывного последовательного обхода всех ферритовых сердечников матрицы, либо в режиме набора адреса вручную с помощью телефонных ключей, либо в режиме одиночных импульсов, когда обращение по каждому адресу происходит при нажатии кнопки «Пуск».

Все эти методы проверки требуют непроизводительной затраты времени.

Целью изобретения является повышение быстродействия устройства для проверки ферр ито вых м атр иц.

Цель достигается тем, что устройство содержит блоки коммутации, первый вход одного блока коммутации соединен с третьим выходом блока управления, второй вход — с вторым выходом регистра адреса, первый выход подключен к второму входу блока управления, второй выход — к входу регистра адреса, а третий выход — к входу другого блока коммутации, выход которого соединен с третьим входом блока обнаружения разрывов в цепях м атрицы.

548893

3

На чертеже приведена схема устройства.

Оно содержит блок управления 1, дешифратор 2, генератор 3, блок контроля 4, блок обнаружения разрывов в цепях матрицы 5, регистр адреса 6 и блоки коммутации 7, 8.

Работает устройство следующим образом.

Испытуемая ферритовая матрица подсоединяется к устройству с помощью замка. Проверка ферритовых матриц может производиться последовательно в двух режимах: проверка подключения координатных обмоток матрицы к контактам замка и определение области хранения информации матрицы.

Режим проверки подключения координатных обмоток матрицы к контактам замка определяется потенциальным сигналом на входе блока коммутации 7 с переключателя, расположенного в блоке 1 управления. С выхода блока коммутации 7 потенциальный сигнал передается на вход регистра адреса 6.

При этом происходит последовательный пересчет всех состояний триггеров разрядной части регистра адреса при нулевом состоянии триггеров его адресной части. Потенциальный сигнал с выхода регистра адреса 6 поступает на вход дешифратора 2, что обусловливает последовательный обход токами чтения, записи соответствующих координатных обмоток разрядной части матрицы.

Импульс, определяющий конец обхода, поступает с выхода регистра адреса 6 на вход блока коммутации 7, при этом на выходе блока коммутации 7 образуется потенциальный сигнал, который поступает на вход регистра адреса 6. Одновременно происходит последовательный пересчет всех состояний триггеров адресной части регистра адреса при нулевом состоянии триггеров его разрядной части, т. е. последовательный обход токами чтения, записи координатных обмоток адресной части матрицыы.

Импульс, определяющий конец обхода, поступает с выхода регистра адреса 6 на вход блока коммутации 7, в результате чего на выходе блока коммутации 7 вновь образуется потенциальный сигнал, поступающий на вход регистра адреса 6 и определяющий аналогично описанному последовательный обход токами чтения, записи подсоединенных к замку координатных обмоток разрядной части проверяемой матрицы и т. д.

В зависимости от того, производится обход разрядной или адресной частей матрицы соответственно изменяется потенциальный сигнал, поступающий на вход блока коммутации

8 с выхода блока коммутации 7.

Потенциальный сигнал с выхода блока коммутации 8 поступает на вход блока обнаружения разрывов в цепях матрицы 5. В соответствии с этим блок контроля 4, соединенный с выходом блока 5, регистрирует наличие или отсутствие импульсов разрядного и адресного токов чтения соответственно в координатных обмотках разрядной и адресной частей матри5

Зо

35 цы, что фиксируется индикаторными лампамп на пульте оператора.

Режим определения области хранения информации матрицы определяется потенциальным сигналом, полярность которого противоположна полярности сигнала, разрешающего проверку подключения координатных обмоток матрицы к контактам замка и подающимся на блок коммутации 7 с переключателя, расположенного в блоке 1 управления.

При этом блок коммутации 7 образует потенциальный сигнал, поступающий на вход регистра адреса 6 и разрешающий запуск счетных триггеров разрядной части регистра адреса. Импульсы, определяющие конец каждого последовательного обхода всех триггеров разрядной части регистра адреса, приходят на вход блока коммутации 7, на выходе которого в этот момент формируются импульсы, поступающие на вход регистра адреса 6 и осуществляющие запуск счетных триггеров адресной части регистра адреса 6.

Таким образом, при определении области хранения информации происходит полный обход всех координатных обмоток ферритовой матрицы токами чтения, записи. Блок контроля 4 регистрирует в этом режиме наличие или отсутствие импульса срабатывания усилителей считывания, что фиксируется индикаторными лампами на пульте оператора.

Предлагаемое устройство имеет преимущество перед известными в сокращении времени проверки ферритовых матриц за счет возможности осуществления контроля правильности контактирования выводов матрицы с замком без полного обхода всех ферритовых сердечников матрицы

Формула изобретения

Устройство для проверки ферритовых матриц, содержащее генератор, первый, второй и третий выходы которого соответственно соединены с первым, вторым и третьим входами дешифратора, при этом второй и третий выходы генератора соответственно соединены с первым и вторым входами блока обнаружения разрывов в цепях матрицы, выход которого подключен к первому входу блока контроля, второй вход которого соединен с первым выходом блока управления, второй выход блока управления подключен к четвертому входу дешифратора и входу генератора, а вход соединен с выходом блока контроля, пятый вход дешифратора подключен к первому выходу регистра адреса, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит блоки коммутации, первый вход одного блока коммутации соединен с третьим выходом блока управления, второй вход — с вторым выходом регистра адреса, первый выход подключен к второму входу блока управления, второй выход в к входу

548893

Составитель В. Вахар

Техред Л. Гладкова

Редактор Т. Рыбалова

Корректор Н. Аук

Заказ 547/11 Изд. № 295 Тираж 769 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 регистра адреса, а третий выход — к входу другого блока коммутации, выход которого соединен с трст1 им входом блока обнаружения разрывов в цепях матрицы.