Аналоговое запоминающее устройство

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11} 543982 (61) Дополнительное к авт. свид-ву (22) Заявлено 31.01,75,(21) 2101095у24 с присоединением заявки ¹(23) Приоритет— (43) Опубликовано25,01.77.Бюллетень № 3 (45) Дата опубликования описания 05. 05. 77 (51) М. К

С» 11 С 27/00

Государственный комитет

Совета Министров СССР па делам изобретений и открытий (53) УДК 68 1. 32 7. В 6 (088,8) (?2) Автор изобретения

В, Ф. Вотрин. -"- Тg, (?1) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и может быть использовано во многих областях науки и техники для анализа однократных процессов, Известное устройство для запоминания однократных процессов содержит линейку элементов аналоговой памяти (lj, Элементы аналоговой памяти и их модификации, применяемые в устройстве, обладают ограниченным быстродействием при записи, что умень- 0 шает частотный диапазон сигналов, подлежащих запоминанию в устройстве.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее аналоговый матричный накопитель l5 первые входы которого подключены к первым выходам блока управления, второй выход блока управления соединен с входом генератора функций Уолша, выходы которого подсоединены к управляющим входам входных и выход- 20 ных ключей, первые и второе входы входных ключей подключены к парафазным выходам входного усилителя, первые и вторые выходы выходных ключей соединены с парафазными входами суммирующего усилителя, первый выход ана- 25 логового матричного накопителя соединен с входом блока управления, один из выходов генератора функций Уолша подключен ко второму входу накопителя, интегратор f2) .

Недостатком такого устройства является необходимость использования, большого количества интегрирующих усилителей, Цель изобретения — упрощение устройства, Это достигается тем, что выходы входных ключей подключены к третьим входам накопителя, вторые выходы которого соединены с входами выходных ключей, выход суммирующего усилителя подключен к одному из входов интегратора, другой вход которого соединен с последним выходом генератора функций Уолша.

На чертеже представлена функциональная схема устройства.

Устройство содержит генератор функций

Уолша 1, входной усилитель 2, входные ключи 3 — 3„, аналоговый матричный накопи— тель 4, выходные ключи 51 — 5,, суммирующий усилитель 6, интегратор 7, блок управления 8.

543982

Накопитель 4 содержит М строк на и столбцов элементов аналоговой памяти 9+

9„, источник напряжения записи 10, источник им пу льсов тока считывания 1 1. Каждый элемент памяти 9 имеет входную цепь

1 I

12 — 12, выходную цепь 13 — 13, цепь за1 писи 14 — 14, цепь считывания 15 — 15, последовательно-согласные соединения которых образуют соответственно в каждой строке входные и выходные шины, а в каждом 10 столбце — шины записи и считывания.

Накопитель также содержит резисторы

16„— 16А,, триггеры сдвигающег о резистора 17„— 17„, нормально разомкнутые ключи записи 181 — 18 и ключи считывания

191 19„.

Основные режимы работы устройства— режимы записи и считывания. Перед началом записи элементы памяти 9 установлены в исходное состояние. Триггеры 17 находятся в состоянии "нуль", ключи записи 18 и ключи счить:вания 19 разомкнуты, на выходах усилителя 2 — нулевь е уровни потенциалов, Источники и; пряжения записи 10 и тока считывания 1 3 ".:::к. ;учены, в<-.е .линь обесточены.j

В режиме:;п»си си нал g(g), подлежащий запоминанию, rîñòóïàåò на вход усилителя

2. С началом записи на блок управления 8 поступает команда "Запись", Одновременно блок управления rûäàåò "единицу" на вход 30 триггера 17 сдвигаюшего регистра, а на вход генератора 1 — импульсы запуска. С появлением первого импульса запуска функция Ф (Ю изменяет свое значение от — 1 до

+1. Положительной перепад \Ъ,(t) поступает Ç5 на шину запуска регистра и записывает единицу" в триггер 171, Одновременно на выходе источника напряжения записи 10 возникает напряжение записи, которое прикладывается к цепям записи элементов памяти 4о первого столбца через ключ 181, который открыт, пока на его управляющий вход поступает "единица" и возбуждает эти элементы.

Поскольку входы ключей 3, управляемых функциями Уолша, подключаются к парафаз- 45 нь,м выходам усилителя 2 синфазно с функциями Уолша, с выходов входных ключей 3 на входные шины накопителя поступают токи ф(Ф) W„(t), где tr! — величина сопротивления резисторов 16, i — номера функций

Уол ша.

При протекании токов по входным цепям элементов памяти 9 изменения их магнитных состояний пропорциональны величинам зарядов, протекающих по входным цепям в течении времени возбуждения, которое выбирается равным интервалу ортогональности функций Уолша — Т, а величина напряжения записи при этом выбирается такой, что коэффициент упомянутой пропорциональности мак- 0 симален. Поэтому изменения ма: нитных соттояний элементов памяти первого .то бца

70 Т пропорциона.льны коэффициента. pa - ожения g (- „) на вале Т в ряд по функциям Уолша.

Следуюший положительный перепад Ю () продвигает записанную в триггере 17, " единицу" в триггер 17 . При этом закрывается ключ 18„и открывается ключ 18, начинается изменение состояний элементов памяти второго столбца и т.д. В момент време— ни t=N Т отрицательныи перепад с выхода триггера 17 на блок управления 8, который прекращает импульсы запуска генератора 1 и выключает источчик напряжения записи 10.

Элементы памяти каждого столбца хранят величины, пропорциональные коэффициентам разложений f(g) в ряды по функциям Уолша на соответствующих интервалах Т.

Перед началом работы устройства в режиме считывания триггеры регистра находятся в состоянии "нуль", ключи записи и ключи считывания разомкнуты, источники питания выключены, элементы памяти осуществляют хранение записанной информации.

Пусть теперь на блок управления 8 rоступает команда "Считывание". В триггер

17 записывается диница" как и в режи1 ме записи, Одновременно включается источник импульсов тока считывания 11, двуполярные импульсы на выходе которого следует синфазно с функцией Ф ® . Триггер 171 замыкает ключ считывания 19.. Ток считывания поступает на цепи считывания элементов памяти первог о столбца. В моменты действия тока считывания в выходных цепях элементов памяти первого столбца наводятся импульсы, вольт-секундные площади которых пропорциональны с точностью до знака коэффициентам разложения ч(Ц в ряд, по функ— циям Уолша на первом интервале Т, 3ти импульсы по выходным шинам поступают на входы выходных ключей 5, управляемых функ— циями Уолша, и далее на парафазные входы суммируюд его усилителя 6 синфазно с функциями Уолша, Поэтому на выходе усилителя

6 в моменты действия тока с итывания образуются импульсы, вольт-секундные площади которых пропорциональны значениям запоминаемого сигнала в соответствующие мо— менты времени, а знак проинвертирован относительно этих значений для отрицательных полярностей тока считывания. С выхода суммирукшего усилителя эти импульсы поступают на вход интегратора 7, на управляющий вход которого поступает функция W (л,) с выхода генератора 1. Интегратор 7 интегри— рует входное напряжение с момента измен ния знака на его управляющем входе со зна543982

20 ком "+", если это изменение положительно и со знаком "-", если оно отрицательно.

Таким образом на выходе интегратора воспроизводится участок запомненного пров цесса для первого интервала Т. Пэ истече— нии времени Т попожительный перепад Ь (С) продвигает "еденицу" в триггер 17 . При

2 этом открывается ключ 19>, и импульсы тока считывания пэступакт на цепи считывания элементов па яти втэрэго столбца. На l0 выходе интегратора воспроизводится участок процесса для второго интервала Т и т, д.

Считывание заканчивается при t=N.Т и мо— жет быть повторено многократно подачей на блок управления 8 команды "Считывание". 15

Формула изобретения

Аналоговое запоминакшее устройство, содержащее аналоговый матричный накопитель, первые входы которого подключены к первым выходам блока управления, второй выход блока направления соединен с входом генератора функций Уолша, выходы которого подсоединены к управляюшим входам входных и выхэдных ключей, первые:I вторые входа вход— ных ключей пэдклкчены к парафазным выходам вхэднэгэ усилителя, первые и вторые выходы выхэдных ключей сэединены с парафазными вхэдами суммирулэшегэ усилителя, первый выход аналогового матричного накэпителя соединен с вхэдом блэка управления, один из выходов генератора функции Уо|ша пэдкьэчен ко второму 1 ходу накэпителя, интегратор, от л и ча uñц с е с я тем, что, с целью упрэшення устройства, в нем в»|хэ— ды входных к .ючей подк..юч HL). к третьим входам накопителя, вторн.е входы котэрогэ соединены с входами выходных ключей, вы— ход суммируюшего усилителя подключен к одному из входов интегратора, другой вход которого соединен с последним выходом генератора функций Уолша.

Источники информации, принятые Во 1 нимание при экспертизе.

1. Авторское свидетельство Х 860695, М." И Q llc 27/00, 09.02.71.

2. Зарубежная радиоэлектроника, . . э, 1972, стр 18-84 Бесветтер, Анализ и синтез сигналов с помэшью функций Уэл UB (проточ ип).