Устройство защиты электрических цепей от перегрузок и перенапряжений

. гб-Д (11) 542288

ОП ИСАНИЕ

ИЗОЬРИТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено20.12.74 (21) 2085398/07 с присоединением заявки № (23) Приоритет (43) Опубликовано05.01.77.Бюллетень № 1 (45) Дата опубликования описания17.03.77

Союз Советских

Социалистических

Реслублик (51) М. Кл.

Н 02 Н 3!24

Гасударстеенный намитет

Сонета Иинистраа СССР на делам изобретений и открытий (53) УД К 6 2 1. 3 16. 9 25 (088.8) (72) Автор изобретения

В. 3. Орешкин (71) Заявитель (54) УСТРОЙСТВО ЗАЩИТЫ ЭЛЕКТРИЧЕСКИХ ЦЕПЕЙ

ОТ ПЕРЕГРУЗОК И ПЕРЕНАПРЯЖЕНИЙ

Изобретение относится к устройствам защиты электрических цепей от перегрузок по току и входных перенапряжений, в частности может быть использовано для за щиты источников питания. 5

Известные устройства зашиты электрических цепей от перегрузок по току и перенапряжений предусматривают использование в качестве срабатывающих элементов наряду с плавкими предохранителями, ре- 10 ле и полупроводниковые приборы 11.

Эти устройства используются в основном для зашиты источников питания (стабилизаторов) и защищают последние от перегрузок по току или от входных пере- 15 напряжений. При этом они обладают низкой стабильностью тока выключения или большой рассеиваемой мощностью на ключевом транзисторе.

Наиболее близким по технической сущ- 20 ности и достигаемому результату к изобретению является устройство защиты электрических цепей от перегрузок и перенапряжений, содержащее транзисторы разного типа проводимости, включенные по схеме триг- 25 гера, одно из плеч которого используется как ключевой транзистор, а другое как сравнивающий транзистор, ограничительный диод, шунтируюший цепь база-амиттер сравнивающего транзистора, запоминающую емкость и генератор тока на транзисторе 2).

Целью изобретения является снижение рассеиваемой мощности на ключевом транзисторе.

Поставленная цель достигается тем, что база сравнивающего транзистора подключена к коллектору ключевого транзистора и соединена диодом с эмиттером, подключенным к запоминающей емкости, шунтирующей генератор тока на транзисторе.

На чертеже показана электрическая принципиальная схема устройства.

Устройство содержит ключевой транзистор 1, сравнивающий транзистор 2, ограничивающий диод 3, запоминающий конденсатор 4, генератор тока на транзисторе 5, стабилитрон 6, токозадающий резистор 7, потенциометр 8 и резисторы 9 и

10. в режим насыщения, так как на базу сравниваюшего транзистора подается напряжение через резистор 10. Резистор 10 можно не ставить, если ключевой транзистор имеет

5 обратный ток, достаточный для возвращения схемы в исходное состояние.

Устройство зашиты электрических цепей от перегрузок и перенапряжений, содержашее транзисторы разного типа проводимости, включенные по схеме триггера, одно из плеч которого используется как ключевой транзистор, а другое — как сравнивающий транзистор, ограничительный диод, шунтируюший цепь база-эмиттер сравниваюшего транзистора, запоминающую емкость и генератор тока на транзисторе, о т л и ч а юш е е с я тем, что, с целью снижения рассеиваемой мощности на ключевом транзисторе, база сравниваюшего транзистора подключена к коллектору ключевого транзистора и соединена диодом с эмиттером, подключенным к запоминающей емкости, шунтируюшей генератор тока на транзисторе.

Источники информации, принятые во внимание при экспертизе:

1. Авт. свид, № 203006 по кл. Н 02

Н 3/24

2. Информационный листок ВИМИ № 74-0 78 9.

ЦНИИПИ Заказ 5996/34 Тираж 882 Подписное

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

542288

B нормальном режиме работы ключевой транзистор 1 и сравнивающий транзистор 2 открыты. Генератор тока на транзисторе 5 задает ток базы ключевого транзистора 1 через сравнивающий транзистор 2. Потенциометром 8 устанавливают степень насышения и порог выключения транзистора 1.

Запоминаюший конденсатор 4 заряжен через ограничивающий диод 3. Напряжение на выходе равно разности входного напряже- 16 ния и напряжения насыщения ключевого транзистора 1. При уменьшении сопротивления нагрузки увеличивается напряжение насышения на ключевом транзисторе 1, приближаясь к установленному порогу, при переходе через который возникает лавинный процесс запирания транзистора 1, при котором изменение напряжения на запоминаюшем конденсаторе 4 отстает по времени от уменьшения напряжения на базе сравниЯО ваюшего транзистора 2. Это приводит к ускоренному запиранию транзистора 1.

При повышении входного напряжения запоминаюший конденсатор заряжается через ограничивающий диод. При этом возросшее выходное напряжение вызывает увеличение тока нагрузки, а следовательно, и тока ключевого транзистора, который лавинообразно выходит из режима насышения, ®> и происходит процесс его запирания, описанный выше.

При устранении перегрузки по току ключевой транзистор автоматически переходит

Формула изобреиения