Вычислительная система

ifWCOlV,А

П ИСАН И

<п1 533928

Союз Советскик

Социалистических

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ресоублик (61) Дополнительное к авт. свид ву (22) Заявлено 07.01.75 (21) 2095273/24 с присоединением заявки № (23) Приоритет

Опубликовано 30.10.76. Бюллетень № 40

Дата опубликования описания 18.10.76 (51) М. Кл. - С 06F 15!16

Государствеиный комитет

Совета Микистров СССР ло лелам иаобретений и открытий (53) УДК 681.326(088.8) (72) Авторы изобретения

И. М. Денисов и В. А. Медянцев (71) Заявитель (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА

Изобретение относится к цифровой вычислительной технике, в частности к построению универсальных вычислительных систем.

Известна цифровая вычислительная система (1), содержащая однотипные машины, взаимосвязанные между собой лосредством информационных и управляющих шин и блоков сопряжения.

В известной вычислительной системе, обеспечивающей высокую надежность работы за счет аппаратной избыточности, увеличения производительности можно достигнуть параллельной р аботой составляющих его машин.

Однако в вычислительной системе параллельная работа машин вызывает понижение ее надежности при значительном уровне алпаратной избыточности, что приводит к нецелесообразности использования вычислительной системы для решения трудоем ких за|дач.

Наиболее близкой по технической сущности к изобретению является вычислительная система (2), содержащая управляющую и п управляемых вычислительных машин, п групп элементов «И». Однако в известной вычислительной системе обмен информации между вычислительными машинами сопровождается непроизводительными затратами машинного времени, возможна потеря части информации.

Синхронизация работы вычислительных машин сложна, а программирование для вычислительной системы при использовании параллельных алгоритмов связано со значительными трудностями. В силу перечисленных обстоятельств производительность вычислительной системы значительно снижается.

Цель изобретения — ловышение производительности системы.

Это достигается тем, что в систему введены дешифратор, регистр управления, коммутатор, регистр приращений. Первый выход управляющей вычислительной машины под ключен через регистр приращений к первому входу коммутатора, выход коммутатора — к входу

15 регистра управления, а выход этого регистра — к входу дешифратора, п выходов которого связаны соответственно с первыми входами элементов «И» п групп. Второй, третий и четвертый выходы управляющей вычислительной

20 машины соединены соответственно с вторыми входами первых элементов «И» каждой из п групп, с вторыми входами вторых элементов «И» каждой группы, с вторыми входами третьих элементов «И» каждой из п групп, пя25 тый выход управляющей вычислительной машины — с вторым входом коммутатора. Выходы п а рупп элементов «И» подсоединены к входам и управляемых машин.

Блок-схема вычислительной системы пред30 ставлена на чертеже.

533928

50

3.

Она содержит управляющую вычислительную ма шину 1, регистр 2 приращений, коммутатор 3, регистр 4 управления, дешифратор й, труппы элементов «И» 6> — 6, управляемые вычислительные машины 7 — 7„.

Система работает следующим образом, Управление работой машин в системе обеспечивается следующими системными командами.

По команде настройки системы включается режим обращения управляющей машины 1 по адресам оперативной памяти управляемых ма шин 7 — 7„.

С помощью команды безусловного обобщенного перехода управляющая машина осуществляет изменение хода вычислений в указанных управляемых машинах.

При подаче команды условного обобщенного перехода управляющая машина изменяет ход вычислений в управляемых машинах в зависимости от выработки ими обобщенного признака перехода.

Команда настройки заносит код настройки в регистр 2 приращений, состояние которого определяет режим работы управляющей машины 1 с оперативной памятью управляемых машин 7> — 7 . Регистр 2 приращений содержит несколько характерных участков, число которых зависит от количества различных причин (чтение операндов, чтение содержимого индекс-адреса, запись результата и т. п.) обращения к оперативной памяти за цикл выполнения операции. Информация о состоянии регистра приращений через коммутатор 3 в промежутки времени, определяемые работой управляющей, машины, поступает на вход регистра 4 управления. По состоянию регистра управления дешифратор 5 на одном из п его выходов вырабатывает управляющий сигнал, по которому определяются номер управляемой вычислительной машины 7;, к оперативной памяти которой проводится обращение. Код адреса обращения поступает через вторые элементы «И» каждой из п групп в регистр адреса оперативной памяти соответствующей управляемой машины 7;. Первые элементы «И» каждой из п групп обеспечивают обмен информацией при обращении управляющей ЭВМ к оперативной памяти управляемых машин 7 — 7 . Третьи элементы «И» каждой из n,ãðóïï осуществляют передачу синхронизирующих и управляющих сигналов между управляющей;машиной 1 и управляемыми машинами 7> — 7„для перехода на системный,режим работы без нарушения процесса вычислений в них.

Параллельная работа машин в вычислительной системе при высокой оперативности управления, которая достигается за счет исключения потерь машинного времени, связанных с организацией обмена информацией, обеспечивает увеличение производительности вычислительной системы при незначительных аппаратных затратах. Сокращение количества системных команд в предлагаемой вычислительной системе по сравнению с известными снижает трудоемкость программирования задач при использовании параллельных алгоритмов.

Перечисленные качества системы способствуют эффективному ее применению для решения трудоемких задач различного характера, Формула изобретения

Вычислительная система, содержащая управляющую и п управляемых вычислительных машин, пгрупп элементов «И»,,о т л и ч а ющ а я с я тем, что, с целью повышения производительности системы, она содержит дешифратор, регистр управления, коммутатор, регистр приращений, причем первый выход управляющей вычислительной машины соединен через регистр приращений с первым входом коммутатора, выход которого соединен с входом регистра управления, выход которого соединен с входом дешифратора, п выходов которого соединены соответственно с первыми входами элементов «И» п групп, второй, третий и четвертый выходы управляющей вычислительной машины соединены соответственно с вторыми входами первых элементов «И» каждой группы, с вторыми входами вторых элементов «И» каждой группы, с вторыми входами третьих элементов «И» каждой из и групп, пятый выход управляющей вычислительной машины соединен с вторым входом коммутатора, выходы п групп элементов «И» соединены соответственно с входами и управляемых;ма шин.

Источники информации, принятые во внимание при экспертизе:

1. Авт. св. Ко 308430, кл. G 06f 15/16, 1970.

2. Авт. св. Ко 205377, кл. G 06f 15/16, 1966.

533928

Составитель В. Девятков

Техред В. Рыбакова

Корректор И. Аук

Редактор И. Грузова

Типография, пр. Сапунова, 2

Заказ 2312/2 Изд. № 1716 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5