Интегральный транзистор

ОПИСАНИЕ

ИЗОБРЕТЕ Н И Я

<»> 5297Ol

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 31.03.75 (21) 2118093 18-25

i5I }.Ч.кл.з Н 01 L 2?7/04 с присоединением заявки ¹â€”

Государственный комитет (23) Приоритет— (43) Опубликовано 30.0I.79. Бюллетень ¹ 4 (53 } УДК 621.382 (088.8) оо делам изобретений н открытий (45) Дата опубликования описания 11.03.79 (72) Авторы изобретения

В. Я. Кремлев, Р. Ж. Ержанов, В. H. Кокни, Е. С. Любимов и Н. М. Манжа (71) Заявитель (54) ИНТЕГРАЛЬНЫЙ ТРАНЗИСТОР

Изобретение относится к интегральным полупроводниковым схемам, в частности к интегральным транзисторам.

Известны интегральные транзисторы с изолирующей диффузионной коллекторной областью на подложке (1).

Известна конструкция транзистора, выполненная на подложке первого типа проводимости с коллекторной областью второго типа проводимости, базовой областью

-.ого же типа проводимости, что и подложка, II эмиттером второго типа проводимости }(27.

Известные интегральные транзисторы при работе в ключевом режиме, например в качестве инвертора, входят в насыщение, что существенно снижает их быстродействие.

Цель изобретения — органические насыщения интегрального транзистора.

Это достигается соединением базовой области с подложкой соединительным участком, ширина которого не превышает удвоенной ширины слоя объемного заряда в полупроводнике подложки.

На фиг. 1 изображен предлагаемый интегральный транзистор с диффузионным коллектором с донным расположением проводящего канала; на фиг. 2 — предлагаемый интегральный транзистор с коллекторной изолирующей диффузионной обла;ть.о с боковым расположением проводящего канала.

Интегральный транзистор (см. фиг. 1, 2)

5 имеет полупроводниковую (например и-емниевую) подложку 1 первого типа пмводимости (например, р-типа проводимости). коллекторную область 2 второго типа проводимости (n-типа), отделенную от подложки p — n-пе}?еходам. базовую оолас b 3 первого типа проводимости (р-типа), отделенную от коллскториой области р — ч-переходом, эмиттерную область 4 второго ги па проводимости (n-типа), отделенную о

15 базовой области p — n-переходом, соед::: итсльный участок 5 первого типа про:-о.-имости (р-типа), соединяющий подлож: у I и базовую область 8.

Ширина соединительного участка 5 нс

X превышает удвоенной ширины p — n- о» объемного заряда р — и-перехода в ãtîлупроводиике подложки, кроме того, =--от участок может быть расположен как в:.:.ниой части интегрального транзистора, —.cê

25 и в его ооковой части (см. фиг. 1). Материал участка ? (кремний р-типа) менее легирован, чем стенки канала (крем:-.ий п-типа). В зависимости от разности ло =-нииалов подложки 1 и коллекторной о . --сЗ0 ти 2 участок ? может быть открыт или за529701 перт расширившимся слоем объемного заряда р — и-перехода подложка 1 — коллекторная область 2.

Интегральный транзистор в качестве инвертирующего работает следующим образом.

Подложку 1 и эмиттерную область 4 заземляют; коллекторную область 2 через нагрузочный резистор подключают к источнику питания. При высоком положи- 10 тельном напряжении на коллекторной области транзистора соединительный участок

5 заперт слоем объемного заряда р — и-перехода подложка 1 — коллекторная область 2. Базовая область 8 не соединяет- 15 ся с подложкой 1 транзистора; весь ток является его базовым током.

Предлагаемый интегральный транзистор работает так же, как и его аналоги.

При понижении напряжения на коллекторной области 2 до некоторой пороговой величины (например, за счет увеличения тока, втекающего в базовую область 8) слой объемного заряда перехода подложка

;1 — коллекторная область 2 сужается на- 25 столько, что открывается соединительный участок б, по которому часть тока, втекающего в базовую область 8, закорачивается на подложку 1. Дальнейшее увеличение тока вызовет лишь незначительное уменьше- ЗО ние напряжения на коллекторной области

2 по сравнению с величиной порогового напряжения, дальнейшее сужение слоя объемного заряда р — n,— ïåðåõîäà и расширение поперечного сечения проводящего ка- З5 нала, по которому большая часть тока будет закорачиваться на подложку.

Таким образом, напряжение на коллектогной области 2 предлагаемого интегрального транзистора ограничивается снизу на 4" уровне, близком к величине порогового напряжения, определяемой конкретной конструкцией транзистора, в основном, параметрами проводя щего канала б.

Выбирая величину порогового напряжения порядка 0,9 — 0,6 в, исключают вообще насыщение инвертирующего транзистора или существенно его ограничивают, что повышает быстродействие инвертора.

Введение соединительного участка б не увеличивает размеры интегрального транзистора (другие известные, в основном схемотехнические, методы ограничения степени насыщения инвертирующих транзисторов связаны с введением дополнительных компонентов и приводят к увеличению площади, занимаемой инвертором на пластине полупроводника) и не требует проведения каких-либо дополнительных операций для его изготовления.

Формула изобретения

Интегральный транзистор, выполненный па подложке первого типа проводимости, с коллекторной .областью второго типа проводимости, базовой областью того же типа проводимости, что и подложка, и эмиттером второго типа проводимости, о т л ич а ю шийся тем, что, с целью ограничения насыщения транзистора, базовая область соединена с подложкой, причем ширина соединительного участка не превыша ет удвоенной ширины слоя объемного заряда в полупроводнике подло кки.

Источники информации, принятые во внимание при экспертизе:

1. Патент ФРГ Мо 2256447, кл. 21 g 11/02

1973.

2. Патент Великобритании .% 1259803, кл. Н 1 К, 1972, 529 01 юг 2

Составители О. Федвкнна

Техред Н. Строганова

Редактор Е. Месропова торре:.:тор И. Снмкина

Тип. Харьк. фил. пред. сПатент>

Заказ 1145/65 Изд. Кз 118 Ти(аж 922 Подписное

НГ!О Государственного комитета СССР по делам изобретений и открытый

113035, Москва, К-35, Раушская наб., д. 4/5