Арифметическое устройство для сложения,вычитания и умножения двухразрядных чисел в системе счисления с основанием /-2/

Союз Советских

Социалистических

Республик

О П И б А ;.Н,,:,И=:Е

ИЗОБРЕТЕН ИЯ (п) 2ВО84 (61) Дополнительное к авт. свид-ву (22) Заявлено 19.ОЗ.73 (21) 1896ЬЗО/24 с присоединением заявки № (23) Приоритет— (43) Опубликовано15.О8.76.Бюллетень № ЗО (45) Дата опубликования описания 17,11,76 (5i) M. Кл.

&O6F 7/38

Гасударственный комитет

Завета Министров ЮСВр оо делам изобретений и открытий (53) УД (681. 325 (О88.8) H. Е. Зазнова (72) Автор изобретения

Институт электроники и вычислительной техники

АН Латвийской ССР (71) Заявитель (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ, ВЫЧИТАНИЯ И УМНОЖЕНИЯ ДВУХРАЗРЯДНЫХ ЧИСЕЛ

В СИСТЕМЕ СЧИСЛЕНИЯ С ОСНОВАНИЕМ (-2) 1

Изобретение относится к вычислительной технике и предназначено для реализации узлов вычислительных устройств методами интегральной технологии.

Известен многофункциональный модуль, имеющий десать логнческих входов и два выхода (прямой и инверсный). Модуль реализует 24 бесповоротные функции от 8 переменных, ряд функций от меньшего числа переменных, в том числе все 16 функций от двух переменных f 1), Этот известный модуль плохо приспособлен для реализации вычислительных функций. Схема имеет один выход (второй выход является инверсным), и поэтому может использоваться только для реализации однородных операций. Кроме того, в состав реализуемых операций не входит самая распространенная в вычислительной технике операция суммирования трех переменных по модулю два. gp

Наиболее близким к изобретению является управляемый арифметический модуль, содержащий блок формирования переносов, входы которого соединены с выходами двухразрядных сумматоров и двухразрядного бло- 25 ка умножения, выходы блока формирования переносов соединены с первым и вторым выходами устройства (2g. Модуль имеет тринадцать входов, два выхода и выполняет над одноразрядными двоичными числами девять операций: занесение информации прямым или инверсным кодом, прием информации со сдвигом влево и вправо, логическое сложение, логическое умножение, сложение по "модулю 2" и арифметическое сложение содержимого триггера с поступающей информацией, выдачу содержимого триггера. Однако он имеет большое число внешних выводов, в частности большое число управляющих входов

Описываемое устройство отличается тем, что в нем, с целью упрощения схемы, входы двухразрядного блока умножения соединены с первым, вторым, третьим и четвертым входами арифметического устройства, а выходы соединены с первым и вторым входами первого двухразрядного сумматора, третий и четвертый входы которого соединены с пятым и шестым входами арифметического устройства, выходы первого двухразряд525О84 ного сумматора соединены с первым и вторым входами второго двухразрядного сумматора, третий и четвертый входы которого соединены с седьмым и восьмым входами арифметического устройства, а выходы соединены с третьим и четвертым выходом арифметического устройства.

На чертеже представлена схема описываемого устройства.

Оно имеет восемь наружных входов 1-8 и четыре наружных выхода 9-12, двухзарядных блок умножения 13 двух двухразрядних минус-двоичных чисел, два двухразрядных сумматора 14 и 15 и блок формирования переносов 16. l5

На входы его подается четыре двухразрядных минус-двоичных числа л=(-z)a, +a, в=(-а) ь, +ь, C, = (- Е) С 1 - С ) П =(-2, ) б + б и с выхода снимается два двухразрядных минус- двоичных числа

E=m -k Х =(-a)e +е а

Формула изобретения

Арифметическое устройство для сложения, вычитания и умножения двухразрядных ,о ч.гсел в системе счисления с основанием (-2), содержащее блок формирования переносов, входы которого соединены с выходами двухразрядных сумматоров и двухразрядного блока умножения, выходы блока формирования переносов соединены с первым и вторым выходами устройства, о т л и ч а ющ е е с я тем что, с целью упрощения устройства, входы двухразрядного блока умножения соединены с первым, вторым, 5О третьим и четвертым входами арифметического устройства, а выходы соединены с первым и вторым входами первого двухразрядного сумматора, третий и четвертый входы которого соединены с пятым и шестым вхо55 дами арифметического устройства, выходы первого двухразрядного сумматора соединены с первым и вторым входами второго двухразрядного сумматора, третий и четвертый входы которого соединены с седьмым и вось9» мым входами арифметического устройства, К=(а) 1 ко

Р = - К - D = f г- (- 2, ) +

2, О е=(-ъ)е +е e=(-a)f +1 . о> 1 о

Устройство реализует операцию вида

Д х Q+Q — Д =- Я+

При выполнении операции умножения А представляет собой два разряда множителя, 3 — два разряда множимого, С -два разряда накопленной суммы, Q -двухразрядный перенос из младших разрядов. Операнды

A и В поступают на вход блока умножения, с выхода которого снимается их произведение

lvl - »X

Минус-двоичное числом имеет три разрям = 4таФ(Ь)щ1 то

Йва младших разряда числа М в виде двухразрядного минус-двончного числа

М =(-2,)m m о поступают на вход первого сумматора вместе с операндом C, . Сумматор выполняет операцию вида

H =-И -С =1% «(-Е) К К

Младшие разряды К, в виде двухразряд г ного числа вместе с операндом Р поступают на вход второго сумматора, осуществляющего сложение К и D

Младшие разряды поступают на вход 8 и выход 9 а старший разряд g вместе п Mkg поступает на схему формирования переносов, которая осуществляет операцию вида

Значения ео и е, подаются на выходы 1 1 и 12 схемы.

При выполнении операций сложения и вычитания числоА используется в качестве управляющего сигнала. При А=Ql выполняется сложение чисел В и С с учетом субстрактивного переноса из младшего разряда D с выдачей субстрактивного переноса в старший разряд. При А= 11 из числа

С вычитается число В (с учетом переноcoB) При А =QQ выполняется операция ассимиляции переносов. Операция эта применяется в арифметических устройствах с запоминанием переносов при выдаче окончателг ного результата. При А 10 выполняется сложение числа С со сдвинутым на один разряд влево числом В .

Таким образом, описываемое устройство, по сравнению с известными имеет, во-первых, меньше число управляющих входов, вовторых, большие логические возможности, так как обрабатывает два разряда одновременно, в - третьих, требует более простого управления вследствие применения минус-двоичной системы счисления. Все это обеспечивает возможность построения разнообразных систем сравнительно из небольшого числа модулей.

5 25О84

Составитель Л. Перлова

Редактор Л, Тюрина Техред Г, Родак Корректор С. Болдижар

Заказ 5111/588 Тираж 864 Подписное

БНИИПИ Государственного комитета Совета Минисрров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб...д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 а выходы соединены с третьим и четвертым выходами арифметического устройства.

Источники информации, принятые во внимание при экспертизе:

1„Авт. св. СССР ¹ 269599, М.Кл.2

G 06 F 7/50, 1968.

2 Авт. св. СССР ¹ 265565, М. Кл.

О 06 Р 7/50, 1968.