Устройство для компенсации временной погрешности между равномерной и неравномерной последовательностями импульсов

GA NCAHME

ИЗОБРЕТЕНИЯ 4.О>О3 СОВвтскнх

СОциалистицвских

Республик (11) 520946

К ПАТЕНТУ (61),1ополнительный к патенту— (22) Заявлено26.04.74 (21) 2019131/26-9 (23) приоритет (32) 12,06,73 (31) Р 2329971,7 (33) фРГ (51) М. Кл.

Н 04 55/00

Н 04 В 1/38! ооударстненный комитет

Совета Министроа СОСр по декам изаоретений и открытий (43) Опубликовано05.07.76.Бюллетень М 25 (53) УДК 621.396.3 (088.8) (4о) Дата опубликования описания 25.08.76 (72) Авторы Иностранцы изобретения Вильгеольм Графингер (Австрия) и Бернард Хильдебрандт (фрГ) Иностранная фирма

"Сименс АГ" (фРГ) (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОМПЕНСА11ИИ ВРЕМЕННОЙ

ПОГРЕШНОСТИ МЕЖДУ РАВНОМЕРНОЙ И HEPABHONEPHOA

ПОСЛЕДОВАТЕЛЬНОСТЯМИ ИМПУЛЬСОВ

При этом выход блока запоклинания знака

Изсбоетение относится к радиоэлектронике, может испоньзоваться, в частности, в систе е идентифициоования, а также в системе ооиент.ьрования железнодооожных вагонов, основываемой на свое.t повороте, для опрашивания пассивных приборов-ответчиков.

Известно устройство для компенсации вре:ленной погрешности между равномерной и неравномерной последовательнос-ями импульсов, содержашее сумматор, соединенный с !и и блока:1и компечсации воеменной задер>кки каждый из котооых состоит из последовательно соединенных стартового выключателя, счетчика тактовых импульсов и схемы сравнения, выход которой подключен ко входу !5 установки в исходное состояние счетчикатактовых импульсов и стаотового выключателя, Пень изобретсния — повышение точности компенсации воеменного сдвига между рав»oìeîHîé л неоавномеоной поснедовательнос- 20 тями и>лпуньсов.

Дня этого в устройство введены счетчик вг>еменной задержки, распределитель, блок задор>кки и соединенные на входе переклюеатень каналов с блоком запоминания знака. 25 через распределитель соединены соответственно со схемой сравнения и стаотовым выкл|очателем блока компенсации временной задеожки. Кроме того, выход блока запоминания знака соединен с дополнительным входом переключатеня каналов, выход которого через блок задержки подключен ко входу поэтапного включения распреде,чителя.

На фиг. 1 поиведена стоуктурная схема устоойства; на фиг. 2 представлены диаграммы оавномерной и неравномеоной последовательностей импульсов, а также последовательности тактовых импульсов, Устройство для компенсации воеменной погоешности между равномерной и неоавномерной последовательностями импульсов содеожит cy:, матор 1, соединенный с блоками компенсации временной задержки 2 (всего

П блоков), каждый из которых состоит из последовательно соединенных стаотового выключателя 3, счетчика тактовых импу!Ih сов 4 и схемы сравнения 5, выход которой подкл очен ко входу установки в исходное состояние счетчика 4 и стартового выкнг>520946 чателя 3; счетчик временной задержки 6, распределитель 7 на и положений переключения (по числу блоков 2), блок задержки 8, переключатель каналов 9 и блок запоминания знака 10. При этом выход блока 10 через счетчик временной задержки 6, а вйход переключателя каналов 9 через распределитель 7 соединены соответственно со схемой сравнения 5 и со стартовым выключателем 3 в каждом блоке компенсации временной задержки 2. Кроме того, второй выход блока запоминания знака 10 соединен с дополнительным входом переключателя каналов 9, выход которого через блок задержки 8 подключен ко входу поэтапного включения распределителя 7, а объединенные входы блока 10 и переключателя каналов 9 подключены к выходам каналов 11, 12.

Устройство работает следующим образом.

На вход устройства по каналу 1 2 поступает равномерная последовательность импульсов (фиг. 2 а). Импульсы этой последовательности й1, 4, с1, с1, и т.д. расположейы равномерно в одинаковых интервалах времени О-t, 1 — t>, 4 —.. и 25 т.д., эталонный импульс ф этой последовательности в выбранном временном интервале опережает равномерно распределенные импульсы. По каналу 11 проходит неравномерная последовательность импульсов 30 (фиг. 2б) а,, Ь,; Ь, С, ; Ьз и т.д., которая на такой же интервал времени, что и на диаграмме фиг. 2 а, опережает

/ эталонный импульс ф, Равномерная и неравномерная послед эвательности импуль- ® сов сдвинуты одна относительно другой на время 1„(фиг. 2б).

Если сначала приходит эталонный имI пульс неравномерной последовательности, блок запоминания знака 10 подает спг- О нал одного знака на переключатель каналов 9 для включения канала 11 и стартовый сигнал — на счетчик временной задержки 6, на другой вход которого постоянно поступают тактовые импульсы (фиг. 2б от генератора тактовых импульсов (на чертеже не показан) . С приходом стартового сигнала счетчик 6 считает тактовые импульсы (фиг. 2 г). С поступлением эталонного импульса Ч, равномерной последовательности импульсов из канала 12 блок 10 выдает на счетчик 6 стоповый сигнал. С переключателя каналов 9 импульсы из канала 11 или 12 поступают на распределитель 7 непосредственно и через блок задержки 8. С помощью импульсов, задержанных блоком 8, после последовательного поступления импульсов из канала 1 1 или 1 2 распределитель 7 переводится в свое последующее положение переключения, вследствие чего блоки компенсации Временнои задержки 2, подключенные к распределителю 7 для получения единичного импульса, соединяются один за другим с каналом 11 или 12.

Как изображено на фиг. 2, к каналу 11 через переключатель каналов 9 и распределитель 7 подключен верхний блок 2. При этом на стартовый выключатель 3 блока 2 поступают тактовые импульсы и импульсы содного из выходов распределителя 7. С приходом последних стартовый выключатель .3 замыкается и пропускает .тактовые импульсы к счетчику 4, который считает их и посто1 янно сообщает результат подсчета на схему сравнения 5, на другой вход которой поступает результат подсчета счетчика временной задержки 6. B схеме сравнения 5 сравниваются результаты подсчета импульсов счетчиками 4, 6. Если они совпадают, схема сравнения выдает импульсы на сумматор 1, а также с другого выхода выдает возврашающийся импульс íà стартовый выключатель 3 и на счетчик тактовых импульсов 4.

После пропускания задержанного импульса распределитель 7 переводится в следуюшее положение и соединяется со следующим блоком компенсации 2, в котором при поступлении подлежашего задержке импульса происходят такие же процессы, как в предыдушем.

Соответственно задержанный импульс из схемы сравнения 5 данного блока компенсации 2 подается на сумматоо 1, который эти импульсы составляет опять в последовательность импульсов, соответствуюшую по своим единичным интервалам последовательности импульсов на входе, и выдает на выход устройства.

Формула изобоетення

Устройство для компенсации воеменной погрешности между равномерной и неравномерной последовательностями импульсов, содержашее сумматор, соединенный с 11 блоками компенсации временной задержки, каждый из которых состоит из посл довательно соединенных стартового выключателя, счетчика тактовых импульсов и схемы сравнения, выход которой подключен ко входу установки в исходное состояние счетчика тактовых импульсов и стартового выключателя, о т л и ч а ю ш е е с я тем, что, с целью повышения точности компенсации временного сдвига между равномерной и неравномерной последовательностями импульсов, в схему введены счетчик временной задержки, распределитель, блок задержки н соединен520946 6 чателем блока компенсации временной задержки, кроме того, выход блока запоминания знака соединен с дополнительным вхоg tg, Qg bg су б Я/, 0д bg cg dg 8д д

1 ! f ! ! !

Составитель Г, Теплова

Редактор Б. Федотов Техред А. Демьянова Корректор T. Кравченко

Заказ 2782/206 Тираж 863 Подписное

1IHNNIIN Государственного комитета Совета Министров СССР по делам изобретений и открытий

1 1 3 03 5, Москва, K-35, Раушкс ая наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 ные на входе переключатель каналов с блоком запоминания знака, при этом выход бло ка запоминания знака через счетчик временной задержки, а выход переключателя каналов через распределитель соединены соответственно со схемой сравнения и стартовым выклюдом переключателя каналов, выход которого через блок задержки подключен ко входу поэтапного включения распределителя.