Дифференцирующее устройство

ОП ИГРАНИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИ ЕТВДЬСТВУ

5I6O4l

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 15.10.74 (21) 2068139/18-24 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 30.05.76. Бюллетень ¹ 20

Дата опубликования описания 31.0!.77 (51) М Кл 6 06F 15/34

Государственный комитет

Совета Министров СССР оо делам изооретений и открытий (53) УДК 681.325. .5 (088.8) (72) Лвторы изобретения В. И. Жабин, В. И. Корнейчук, В. П. Тарасенко и Б. П. Хижинский (71) Заявитель Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьской социалистической революции (54) ДИФФЕРЕН11,ИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники и может быть применено, например, в специализированных цифровых вычислительных машинах, в цифровых дифференци рующих машинах, в цифровых моделирующих устройствах, построенных на основе больших интегральных схем.

Известно дифференцирующее устройство, содержащее регистры коэффициентов, сумматоры промежуточных результатов, вход каждого из которых подключен к выходу соответствующего коммутатора, регистр операнда, выход которого подключен к информационным входам соответствующих коммутаторов, регистр окончательного результата, .вход которого соеди нен с выходом и-го сумматора промежуточных результатов, блок управления, выходы которого подключены соответственно к управляющим входам сумматоров промежуточных результатов, регистра окончательного результата и регисгра операнда.

Однако такое устройство, при вычислении частной производной от произвсдепия двух фун кций, представленных многочленами, имеет невысокое быстродействие.

Цель изобретения — повышение быстродействия при вычислении частной производной от произведения двух функций, представленных многочленами.

Это достигается тем, что в предлагаемое

2 устройсгво введены второй регистр операнда и сумматоры коэффициентов, управляющие входы которых .подключены к соответствующим выходам блока управления, выход первого регистра коэффициентов через последовательно соединенные сумматоры коэффициентов первой группы подключен к входам регпст|ров коэффициентов, начиная с второго регистра, выход каждого из которых через

1р соответствующий сумматор коэффициентов второй группы подключен к одному из входов соответствующего коммутатора, другой вход которого соеднне.I с выходом блока управления. Третий вход каждого коммутатора, начи15 ная с второго, соединен с выходом соответствующего сумматора промежуточных результатов, информационные входы сумматоров коэффициентов первой группы с выходом второго регистра операнда, упра вляющий вход первого регистра коэффициентов связан с соответствующим выходом блока управления.

На чертеже показана блок-схема дифференпирующего устройства.

Устройство содержит сумматоры 1ь 1, ..., 1„, промежуточных результа loB,,регистр 2 окончательного результата, регистры 3н Зо, ..., 3„, коэффициентов b -, сумматоры 41, 4, ..., 4,„коэффициентов b;, регистр 5 коэфзо фицпе та а„, сумматоры 6,, 6,, ..., 6„коэф516041

3 фициентов а,, блок 7 управления, регистр 8 операнда х, регистр 9 операнда у и коммутаторы 10» 10» ..., 10 „, . Регистры 5, 8, 9 и 3»

3» ..., 3 имеют по /г разрядов (k — разрядность операндов), суммаIopbI 4» 4» ..., 4 коэффициентов Ь вЂ” по k + 1 разрядов, сумматор 1I первого промежуточного результата — l + 1 разрядов (l) log2m), сумматоры 1» 1>, ..., 1 соответственно j-x промежуточных результатов (/ = 2, 3,..., т)— по k + / + 1 разрядов, сумматоры 6» 6» ..., б„коэффициентов а; — по k + n — i + 1 разрядов, а регистр 2 — k (n + т) — т + 1 разрядов. Выходы регистра 9 операнда у через коммутаторы 10» 10З, ..., 10 подключены соответственно к входам сумматоров 1, 1З, ..., 1 промежуточных результатов со сдвигом, влево на один разряд. Через другие входы коммутаторов 10» 10» ..., 10 к входам соответственно сумматоров 1» 1» ..., 1 промежуточных результатов подведена кодовая шина блока управления 7. К входам каждого сумматора 1 /-го промежуточного результата кодовая IIIHIHB подведена в соответствии с наличием единиц в двоичных кодах показателей степени равных m + 1 — / и сдвинутых на j — 1 разрядов влево. Выходы регистра 8 о перанда х подведены к входам сумматоров 6» 6» ..., б„ коэффициентов а; со сдвигом на один разряд влево.

Устройство работает следующим образом.

Перед началом вычисления выражения д п т (Х а; х Z Ь,у ) ! =О /-О при заданных з начвниях х и 0 коэффициент а „записывается в регистр 5, а коэффициенты а„1 а„2 ..., ао записываются в

А + 1 старшие разряды соотвстственно сумматоро в 6» 6» ..., 6,. Коэффициенты Ь„, b „, 1, ..., bI записываются соответственно в регистры 3» 3», 3,„, операнд х — в регистр 8, а операнд у в регистр 9. Сумматоры 1» 1» ..., 1 промежуточных результатов сумматоры 41, 4» ..., 4 коэффициентов bj и регистр 2 окончательного результата устанавливаются в нулевое состояние. В процессе вычисления блок управления 7 в каждом цикле последовательно вырабатывает управляющие сигналы Т» Т» Тз и Т4. Управляющий сигнал Т, поступаег на цепи выдачи, кода регистра 8 операнда х и на цепи приема кода сумматоров 4» 4» ..., 4 „, коэффициентов b,. При этом цифры младших разрядов сумматоров 6» 6» ..., 6n коэффициентов а; управляют сложением кода операнда х, записанного в регистре 8 этого операнда, с содержимым соответственно сумматоров 6» бз, ..., б„коэффициентов а;, а цифры младшего разряда сумматора 6 управляют сложением кодо в коэффициентов bj с содержимым сумматоров 4» 4» ..., 4 этих коэффициентов. Управляющий сигнал Т> поступает на кодовую шину показателей степени, в

Зо рсзулыатс чего происходит сложение кодов показателей стсиоии с содержимым сумматоров 1» 1» ..., 1,„промежугочных результатов, а процессом сложения управляют младшие разряды сумматоров 4» 4» ..., 4„, .

Управляющий сигнал Т, пос)упает,иа цепи выдачи кода регистра 9 операнда у. При этом код регистра 9 операнда у передается через коммутаторы 10» 10>, ..., 10,, в сумматоры 1, 1>, ..., 1 промежуточных результатов. Процессом передачи кода операнда у в сумматоры 1» 1>, ..., 1,„промежуточных результатов управляют младшие разряды соответственно сумматоров 1» 1» ..., 1 „ . Затем по сигналу Т4 осуществляется сдвиг вправо на один разряд содержимого регистра 2 окончательного ре ультата, регистра 5 коэффициента a„, а также сумматоров 1» 1» ..., 1„, промежуточных результатов и сумматоров 4» 4» ..., 4 коэффициентов Ь; .

При сдвиге очередная цифра результата с выхода младшего разряда сумматора 1,„ ш-го промежуточного результата переписывается,в регистр 2 окончательного результата.

На этом зака нчивается один цикл вычислений. Для получения полного результата необходимо выполнить k (n + пг) + n + 1 — 1 циклов, после чего младшие разряды результата находят в регистре 2 окончательного резулыата, а старшие разряды — в сумматоре

1 „, m-Io промежуточного резулыата.

Формула изобретения

Дифференцирующее устройство, содержащее регистры коэффициентов, сумматоры промежуточных результатов, вход каждого из которых подключен к выходу соответствующего коммутатора, регистр операнда, выход которого подключен к информационным входа vl соответствующих коммута оров, регистр окончательного результата, вход которого соединен с выходом m-го сумматора промежуточных результатов, блок управления, выходы которого подключены соответственно к управляющим входам сумматоров промежуточных результатов, регистра окончательного результата и регистра операнда, отличающееся тем, что, с целью повышения быстродействия при вычислении частной производной от произведения двух функций, представленных многочленами, в него введены второи регистр операнда и сумматоры коэффициентов, управляющие входы которых подключены к соответствующим выходам блока управления, выход первого регистра коэффициентов через последовательно соединенные сумматоры коэффициентов первой группы подключен к входам регистров коэффициентов, начиная с второго регистра, выход, каждого из которых через соответствующий сумматор коэффициентов второй группы подключен к одному ич входов соответствующего коммутатора, другой вход, которого соединен с гыходом блока

16041

Составитель В. И. Жабин

Техред 3. Тараненко Корректор Л. Денискина

Редактор Т. Рыбалова

Заказ 5194 Изд, № 1377 Тираж 864 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушскаи наб., д. 4/5

МОТ, Загорский филиал

5 управления, третий вход каждого коммутатора, начиная с второго, соединен с,выходом соответствующего сумматора промежуточных результатов, информационные входы сумматоров коэффициентов первой группы соединены с выходогм второго регистра операнда, управляющий вход первого регистра коэффициентов связан с соответствующим выходом блока управления.