Оперативное запоминающее устройство
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
1п) 5I434I
Союз Советских
Социалистических
Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 30.12.74 (21) 2089158„ 24 с присоединением заявки №
Государственный комитет
Приоритет
Совета Министров СССР по делам изобретений Опуоликовано 15.05.76. Бюллетень ¹ 18 (51) М. Кл.- G 11С 11 00 (53) УДК 681.327.2 (088.8) н открытий
Дата опубликования описания 11.08.7б (72) Авторы изобретения
О. М. Егоров, Г. Я. Коган, С. H. Диго и Б. А. Пряхин (71) Заявитель (54) ОПЕРАТИВНОЕ ЗАГ1ОМИ НА1О1ЦЕЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и предназна ipHQ для использования в системах понятия,ЗЦЬМ.
Известные оперативные запоминающие устройства, содержащие регистр адреса, соединенный соответственно через дешифратор адреса и непосредственно с основным накопителем и олоком запоминания ассоциативных признаков, управляющий вход которого через соединенные последовательно блоки управления и контроля подключен к блоку разрядных цепей, связанному с основным и резервным накопителями, не имеет повышенного быстродеиствия и надежности раооты, обусловленными необходимостью (в случае неисправности) тратить время на считывание адресов резервных чисел и излишней избыточностью из-за хранения этих адресов.
Отличием описываемого у тройства является то, что оно содержит элемент «ИЛИ», подключенный к индикаторным выходам блока запоминания ассоциативных признаков, соединенным со входами резервного накопителя, а выход элемента «ИЛИ» подключен к управляющему входу дешифратора адреса. Это позволяет повысить быстродействие и надежность работы устройства.
На чертеже показана блок-схема описываемого устройства.
Оно содержит регистр адреса 1 с адресным входом 2 дешпфра" ор адреса 3 блок запоминания ассоцпативнь; признаков ч, основнои накопитель о, элеменг «ИЛИ» о, олок управления (, резервныи накопитель ь, олок контроля J, инiрормационныи вход 10 и 010h разрядных цепеи i l, ь режиме «,запись» или «Считывание» информации код адрсcd запрашиваемого числа основного накопиi å iÿ 5 подается Hd адресныи
lî вход 2 и запоминается в регистре адреса 1, ход адреса с выходов регистра адреса l подается на дешифратор адреса 3 и на соответствующии вход о.iîêà запоминания ассоциативных признаков 4. Дешифратор адреса
15 d выоирает требуемое число в основном накопителе 5. 1 ри этом в режиме «Запись» информация IIocT)пает на информационный вход 10 и через олок разрядных цепей 11 запи ывается в выоранное число основного на2) копителя о, а в режиме « . читывание», если блок контроля 9 не обнаружил ошибки, информация считывается из выбранного числа основного накопителя 5 через блок разрядных цепей 11.
25 В случае, если при считывании информации из основного накопителя 5 блок контроля 9 обнаружил ошибку, То выдает сигнал на блок управления 7, который в свою очередь выдает сигнал на запись, когда адресанеисправно30 го слова из регистра адреса 1 в блок запоми5 14 о s 1
Форм >.ла изобретения — / 1—
Составитель В. Гордонова
Техред А. Камышникова
Корректоры: В. Петрова н О. Данишева
Редактор Л. Тюрина
Заказ 1833,, 7 Изд. ¹ 1521 Тираж 23 Подписное
ЦНИИПИ Государственного комитета Совета Микис ров СССР по делам изобретений и открытий
113035, Москва, )К-35, Раушскаи наб., д. 4 5
Типограф:i;:., гр. 1 апу1 ова, 2 нанни ассоциативных признаков 4 (блок 4 запоминает неисправные адреса последовательно).
Таким образом, запоминается код адреса неисправного слова основного накопителя 5.
В дальнейшем при установке какого-либо кода адреса на регистре адреса 1 код адреса подается одновременно во все слова блока запоминания ассоциативных признаков 4. Если ни один из кодов адресов, хранящихся в блоке запоминания ассоциативных признаков
4, не совпал с пришедшим кодом адреса, то дешифратор адреса 3 выбирает соответствующее число в основном накопителе 5. Если в одном из слов блока запоминания ассоциатив ных признаков 4 хранящийся код адреса и пришедший код ад реса совпали, на индикаТОРНОМ ВЫХОДС ЭТОГО C;IOB3 ПОЯВЛЯСТСЯ СИГнал, который выбирает число из резервного накопителя 8 и одновременно подается через элемент «ИЛИ» 6 на управляющий вход дешифратора адреса 3, запрещая тем самым выбор неисправного слова в основном накопителе 5.
Тем самым, при обращении к неисправному слову основного накопителя 5 происходит обращение к исправному слову резервного накопителя 8.
Следует отметить, что резервный накопитель 8 является неотъемлемой частью основ1,ого накопителя 5, так что не требуется никаких дополнительных цепей управления опера5 тивного запоминающего устройства.
Оперативное запоминающее устройство, содержащее регистр адреса, соединенный соответственно через дешифратор адреса и непосредственно с основным накопителем и бло15 1(Oibl запох1 lllaEIHEI HccOllиативнь1х управляющий вход которого через соединенные IIGcëcäîâàòcëüíî блоки правлсния и контроля подключен к блоку разрядных цепей, связанному с основным и резервным накопи20 телями, отл и ч а ю шее с я тем, что, с целью повышения быстродействия и надежности работы устройства, оно содержит элемент
«ИЛИ», подключенный к индикаторным выходам блока запоминания ассоциативных при25 знаков, соединенным с входами резервного накопителя, а выход элемента «ИЛИ» подключен и управляющему входу дешифратора адреса.
