Запоминающее устройство

 

ИАТ» о -и-ам.В и е

Союз Советских

Социалистических

Республик (») 513850

ИЗОБРЕТЕНИЯ

К ПАТЕНТУ (61) Дополнительный к патенту2 (51) M. Кл.

G ll С 11/40 (22) Заявлеио01.11.71 (Я) 1710821/26-21

1. (23) Приоритет -, " (32) 02.11.70

Государственный номитет

Совета Миниотроа СССР оо делам изобретений н открытий (31) 86191 (33) США (43) Опубликовано 05.05.766юллетень № 17 (45) Дата опубликования описания 11.05.76

Иностранец

Джорж Корбин Локвуд (США) (72) Автор изобретения

Иностранная фирма

"Нэшнл Каш Реджистер Компани." (США) (71) Заявитель (54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО татор строк с переключателем переменно- го напряжения, подключенным r блоку переменного напряжения, и с первым ключом, который подсоединен к источнику постоянного напряжения, а шина питания управляющего элемента подключена к источнику постоянного напряжения через второй ключ

Каждый из двоичных запоминающих элементов матрицы содержит двв полевых щ транзистора с переменным порогом срабатывания и изолированными затворами, прнЧем их истоки, стоки и затворы соедине ны соответственно с первыми выходами, вторыми выходами и входами двоичного ! запоминающего элемента.

Управляющий элемент выполнен по схе» ме триггера на полевых транзисторах с изолированными затворами.

На фиг. 1 изображена схема устройст20 ва, содержащего матрицу из lt двоичных запоминающих элементов; на фиг. 2 - схе ма устройства, в котором матрица содержит и. -1 двоичных запоминающих элементов; на фиг. Э - диаграммы напряже2á ний.

Изобретение относится к вычислительной технике.

Известны запоминающие устройства, содержащие матрицу из двоичных запоминающих элементов нв полевых транзисторах, селекторный коммутатор столбцов, селек торный коммутатор строк, переключатель режима работы, источники постоянного напряжения.

Цель изобретения — повышение надежности устройства.

Предлагаемое устройство отличается тем, что оно содержит блок переменного напряжения, переключатель переменного напряжения, первый и второй ключи, нвгрузочные полевые транзисторы, управляющий элемент, подключенный выходами к переключателю режима работы и через селекторный коммутатор столбцов — к первым выходам П. двоичных запоминающих элементов матрицы, выходы которых подсоединены к источнику постоянного напряжения через нвгрузочные полевые транзисторы, причем входы запоминающих .элементов соединены через селекторный комму. (53) УДК

681,327.67 (088.8) 5

Устройство содержит матрицу 1 из дво- . ичных запоминающих элементов 2 íà попе вых транзисторах (фиг. 1),селекторный ком мутатор стодбцов 3, селекторный коммута-, тор строк 4, перекшочатель режима рабо- ( ты 5, блок переменного напряжения 6, пе реключатепь переменного напряжения 7, ключи 8 и 9, нагрузочные полевые (МО ), транзисторы 10, 11, управпяюший элемент

12. Двоичный эапоминаюший элемент 2 содержит полевые транзисторы 13 и 14 с п ременным порогом срабатывания, например транзисторы с - проводимостью структуры, металл-нитрид кремния-двуокись кремния-кремний у которых затворы подключены ко входам 15, истоки - к первым вы ходам 16, а стоки - ко вторым выходам

17 двоичного запоминающего элемента, при- чем первые выходы 16 соединены с выходами 18 и 19 управляющего элемента 12.

Постепенно возрастающее отрицательное напряжение, подаваемое блоком пере;менного напряжения 6, включает тот иэ транзисторов 13, 14, отрицательное пороговое напряжение которого меньше. Стоки и затворы транзисторов 20 и 21 нагрузки управляющего элемента 12, имеющих

МОз-структуру, соединены с источником питания 22 (-24 в) через шины 23 и 24.

Если пороговое напряжение транзисто- . ра 13 ниже порогового напряжения трвнзио тора 14 (например минус 2 и минус 6 соответственно), стабильный двоичный заI поминаюший элемент 2 находится в состо- янии, при котором между затворами и источником транзистора 13 имеется напря-: жение -2в благодаря тому, что на изоля- . ционном спое между нитридом кремния и окисью кремния запасено много электронов. ЯЛ/Ятрвнзистор 14 не проводит электроны от стока к истоку, пока между его затвором и истоком не приложится напряжение - 6 в, поскольку до этого ! на его изоляционном слое между нитридом, .кремния и окисью кремния запасено мало электронов. Подложки ЯЯ)5-транзисторов:

13 и 14 заземлены. Электроны, удерживаемые в транзисторе 13, воздействуют на находящийся под ним кремниевый полу- проводниковый материал, способствуя образованию в нем области р-проводимости между областью истока р-типа и областью стока, Каждый из pfPQS транзисторов 13 и

14 имеет слой окиси кремния толщиной примерно в 3 0 ангстрем и слой нитридв кремния толщиной около 1000 ангстрем, так что отрицательные заряды могут zzocry) пать в слой между двуокисью кремния и /

1нитридом кремния из нижней кремниевой

lO

t5

26

26

ЗЬ

60.подложки <-типа. Отрицательный заряд в слое между двуокисью кремния и нитридом кремния уменьшает отрицатепьное пороговое напряжение, с которого транзис.тор может накапливать (запоминать) заряды.

Вместо транзисторов 13 и 14ЯфЯструктуры можно использовать транзисторы pA OS-структуры. Транзистор ЛА08структуры имеет металлический электрод; затвора, толстый изолирующий слой окиси алюминия, тонкий слой окиси кремния и кремниевую подложку, Заряд, накаппиваемый в слое между окисью кремния, умень шает отрицательный порог срабатывания транзистора.

Окись алюминия может быть заменена другим изолирующим материалом, однако в любом случае должны использоваться стабильные полевые транзисторы с переменным порогом срабатывания.

Временная диаграмма работы двоично запоминающего элемента 2, из ображенного на фиг. 2, показана HQ фиг. 3. Дпя считывания состояния элемента 2 замыкают переключатель переменного напряжения

7. При этом, как показано в точке tC на фиг. 3, напряжение на входе 15 (цифровые обозначения соответствуют позициям на фиг. 1 и 2) становится отрицательным и заменяется со скоростью 24 в в микросекунду. Напряжение нв затворе NN()S- транзистора 13 достигает — 2 в в момент времени Я. Транзистор 13 начинает проводить и на его истоке появляется отрицательное напряжение. Транзистор 1 4 не проводит, пока напряжение на входе 15 не достигнеr -6 в, Однако, когда напряжение нв затворе Pf l10$-транзистора 14 достигает -6 в сразу после момента времени Ц(,исток транзистора 14,не становится отрицательным, так квк выход

19 управляющего элемента 12 поддерживается под потенциалом земли, в 1"10$-транзистор 25 включается через шину 26, ког-! да становится проводящим 1ЧИ5-транзистор 13. Исток и сток 119Я -транзистора

25 находится под потенциалом земли. Электрод затвора этого транзистора находится под потенциалом -4в.

В момент времени 1П напряжение -2в подается нв затвор ЯЯЯ -транзистора 13, который начинает проводить электроны от своего стока к выходу 18 управляющего элемента 12, который находится в состоянии, условно именуемом первым, когда отрицательное напряжение появляется нв его выходе 18 рвньше,чем нв выходе 19.

Отрицательное напряжение появляется на выходе 18 раньше, чем на выходе 19, так

I квх ЯЯЯ-транзистор 13 включается рань-1

Состояние единица, в котором находится запоминающий элемент 2, изображенный на фиг. 2, в момент времени ф(,,ь жет быть стерто в момент@ подачей на пряжения. 30в от источника напряжения

33 на затворы 3 / Щгранзисторов 13 и

14 через ключ 34. Подложки обоих тран. sHc Topos заземлены. Электроны в кремниеsoO подложке под слоем нитрида кремния в транзисторе 14 перемещаются в момент;

Ф к слою между нитридом кремния и окис кремния.. Пороговое напряжение транзистора

14 изменяется в момент IV от -6в до -2в.

Пороговое напряжение транзистора 13 в м мент1Чостается на уровне-2в, так как в нем в изолирующем слое между нитридом кремния н окисью кремния уже имелся зна- чительный избыток. электронов. Таким образом, изолирующие слои между нитридом кремния и окисью кремния в транзисторах

13 и 14 в момент времени fY оказываются заряженными отрицательно, что приводит к стиранию информации в запоминающем элементе 2, Внутреннее сопротивление ДОЯ- транзксто- ров 10 и 11 порядка 100 000 ом, в то время как внутреннее сопротивлениеЯЯЯтранзисторов 13 и 14 около 5 000 ом.

Следовательно, когда транзистор 13 или

14 проводит, потенциал его стока очень бли-) зок к потенциалу земли, а его исток находится под потенциалом земли, Тем самым между затвором и истоком и стоком транзистора 14 сразу же после моментами обес печивается разность потенциалов почти в

30 в. Пороговое напряжение транзистора

14 становится более отрицательным сразу же после момента f так как ía его исток в этот момент поступает потенциал земли.

Когда исток транзистора 13 поддерживается в момент под нулевым напряжением,. а на затвор сразу же после момента f подается напряжение -30в, ток от транзисто- ра 13 течет через транзистор 10. На сток транзистора 13 подается в это время напряжение -2,5s,тогда как сток транзистора

10 поддерживается под напряжением .-24в.

Электроны отводятся от слоя между китри дом кремния и окисью кремния транзистора 13 сразу же после момента ф изменяя

его пороговое напряжение с -2в;-до -бв.

Таким образом, при считывании, в момент

Щ на соединенные затворы транзисторов

13 и 14 со входа, 15 подается возрастающее отрицательное запирающее напряжение, 1 и транзистор 14 включается при -2в, а транзистор 13 не включается„ пока напряжение на электроде его затвора не достигнет -бв относительно электрода истока.

513650 в

На фиг. 1 изображена матрица 1 иэ че-, 1 тырех двоичных мшоминаюшкх элементов

Затворы транзисторов 13 и 14 соединены со входом 15, который через селекторный:, коммутатор строк 4 подключен к блоку переменного нацряжвкня 6. Истоки транзисто- ров через выход 16 соединены со столбцом1 селекторных К(ф -транзисторов 35 и 36 или 37 и 38,.уйравлявыйх ключом 39, се р лекториого коммутатора столбцов 3, выходы .которого подключены к выходам 18 и 19 управляющего элемента 12. Таким образом обеспечивается считывание или запись на любом запоминающем элементе. Стоки трак- . р зисторов 13 и 14 запоминающих элемвн1тов 2 соединены через выход 17 с кагрузочкымн трайэксторами 10 н 11, которые в свою очередь, соединены с источником напряжения 22. Столбец матрицы выделяют транзисторы 35 -38. Уцравляющий элемент

12 используется для считывания информа-: ции с любого запоминающего элемента мат рицы. а также для эапиви новой информации в любой запоминающий элемент.

Затворы сепекторных. транзисторов 3538 соединены сключом,39, который обеспечивает выбор любого элемента матрицы. Та- . ким образом, запись или считывание могут быть получекы иа любом эацоминающем

® элемекте с помощью средств селекции столбleos и строк.

Последовательность запоминающих элементов образует стабильную запоминающую матрицу. При считывании, управляемом электрически, только в запоминающую матрицу, изображенную на фиг. 1, могут быть стабильно закисаны четыре двоичных единицы информации. Одна единица может быть записана в каждый закомннаюший элемент. ф Информация, aamcasiaN в любой выбранный запоминающий элемент 2, изображенный н& фяг, 1; считывается так же, K4LK это было owcaso для считывания информации с элемейта 2, изображенного на фиг 245 Запись, считывание и .стирание в выбранном запоминающем элементе происходит так же,. как это объяснялось цри р ссмотреиии временной диаграммы, изображенной на фиг. 3.

Матрица 1 может использоваться в качестSe ве стабильной запоминающей матрицы с электрическим управлением для записи хаотически поступающей информации. Как показано на фиг. 1 для считывания информации с любого. запоминающего элемента через йб управляющий элемент 12 или для записи новой информации в любой запоминаюший

В элемент через управляющий элемент 12 используется переключатель режима работы5.

Чтобы записать значение нуль в выбранЕэ ный запоминающий элемент, надо сначала 513650

10 йеревести в нулевое состояние управляющий элемент 12. Это достигается подачей напряжения -24в нв выход 19 через (переключатель режима работы 5 и шину 27, Затем замыкают ключ 9, переводя управляющий элемент 12 в нулевое состояние, пос-. . ле чего переключатель режима работы может быть переведен в положение считы» вания. Минус 24в на выходе 19 и нуль .на выходе 18 означают, что управляющий

1элемент находится в нулевом положении. . Ключ 9, оставаясь замкнутым, подает на управляющий элемент 12 напряжение -24в

:,через шину 24.

После этого поворотом ключа 39 влево

;выбирают левый столбец зацоминаюшнх эле1 ментов. При замыкании ключа 8 на выход 15 через ключ 34 и селекторный коммутатор строк 4 подается напряжение -30в.

Запоминающий элемент 2 переводят в нуль подачей напряжения -3 Ов от источника на-! пряжения 31 через ключ 8.

Соответственно единица может быть записана в запоминающий элемент 2 при предварительном переводе в состояннев "единица управляющего элемента 12. Выход ( 19 при этом должен поддерживаться пере1 ключателем работы 5 под потенциалом земли. Затем управляющий элемент надо перевести в состояние "единица" замыканием

;ключа 8.

Управляющий элемент 12 освобождается раэмыканием ключа 9 и немедленным эа1 мыканнем его.

Для считывания с выбранного зацомннаю, :щего элемента первоначально селекторным коммутатором столбцов 3 выделяют столбец

1 двоичныхзапоминвюших элементов. Запоми нающий элемент 2 предварительно переводят в состояние "единица . Правый столбец матрицы, изображенной нв фиг. 1, выделяют поворотом ключа 39 вправо, например, при выборе для считывания двоичного запоминающе» ! го элемента 2 Селекторный коммутатор строк 4 переключают на шину 40. Переключатель переменного напряжения 7 замыкается, в ключ 9 размыкается, и возрастаю : шее отрицательное напряжение подается на затворы транзисторов эапоминвюшего элеС мента 2, который цри новом замыкании клю/У. ча 9 переводит освобожденный управляющий элемент 12 в состояние единица", Пеизобретения

Формула

1. Запоминающее устройство, содержащее матрицу из vl двоичных запоминающих элемен тов на полевых транзисторах, селекторный кой мутатор столбцов, селекторный коммутатор 5 строк, перекжочвтель режима работы, источникипостоянногонапряженна, отлнчающе» е с а тем, что, с цельюповышениаегонадежности, в него включены блок переменного напряжения, переключатель переменного напра»

® жения,фва ключа, нагруэочные полввыв транзисторы, управляющий элемент,. подключенный выходами к переключателю режима работы и через селекторный коммутатор столбцовк первым выходам и двоичных . апоминакхцих элементов, вторые выходы которых подсоединены к источнику постоянного напряжения через нагрузочные полевые транзисторы, причем .входы запоминающих элементов соединены через селекторный коммутатор еэ строк с переключателем переменного напра-} г ,жениЫ подключенным к блоку переменного, напряжения, и с первым ключом, который подсоединен к источнику постоянного напряжения, в шина питания управляющего элеИ мента подключена к источнику постоянного напряжения через второй ключ.

2. Запоминающее устройство по п.1, отличающееся тем, чтокаждый из двоичных запоминающих элементов мвт¹ рицы содержит два полевых транзистора с переменным порогом срабатывания и изолированными затворами, причем их истоки, стоки и затворы соединены соответственно с первыми выходами, вторыми выходами и № ходами двоичногс запоминающего элемента.

3. Звпоминаюшее устройство по п.1, о т л н ч а ю ш е е с я тем, что в нем управляющий элемент выполнен по схеме вэ триггера нв полевых транзисторах с изолированными эатвореми. р еключатель режима работы 5 находится цри этом в положении считыввиля. Потен- . циал земли на шине 27 указывает, что управляющий элемент 12 находится в состояб нии единица и, следовательно, что в этой же состоянии находится запоминающий элемент 2<, 513650 фл 4- ъ СЬ

Редактор Б. Федотов

Составитель А. Федорова

Техред М. Ликович Корректор Т. Краи щнко ф илиал ППП Патент . r. Ужгород, ул. Гагарина, 101

Заказ 361/22 Тираж 723 Подписное

UHHHllH Государственного комитета Совета Министров СССР. но делам изобретений и открытий

113035,Москва, Ж-35, Раушская наб., n. 4/5