Устройство управления коммутатором

агава Саветскиз

Сааиелитичесг,-:x

Респтбл;к ., «Г (ii> 532577

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Допол: ительное к авт. свид-ву (22) Заяв, ено 16.07.73 (21) 1944921/26-21 с присоединением заявки № (23) Приоритет

Опубликовано 30.04.76. Бюллетень № 16

Дата опубликования описания 25.06.76 (51) М. Кч H 03К 17/02

G 06F 11/00

Гоеудерствеиныб комитет

Сове;:а Миииетров СССР по делам изобретениЯ н открытий (53) УДК 621.382(088.8) (72) Авторы изобретения

Ю. В. Блоштейн и А. В.;Бахтин (71) Заявитель (54) УСТРОЙСТВО УПРАВЛЕНИЯ КОММУТАТОРОМ

Изобретение относится к устройствам автоматики и предназначено для использования в коммутаторах измерительных сигналов.

Известны устройства управления коммутатором, содержащие счетчик,,входы которого подключены к выходу задающего генератора и к выходам формирователя адреса, а выходы подключены к входам дешифратора.

Недостатком известного устройства я вляется неопределенность управления нулевым,каналом коммутатора, что на практике приводиг к отказу от использования нулевого канала в качестве рабочего, Другой недостаток за ключается в том, чго триггеры счетчика в промежуток от момента включения питания до момента подачи сигнал а упр авления (сброса) подвержен ь влиянию помех от переходных процессов, ь результате чего к общему выходу может быть подключен любой из возможных каналов.

Целью изобретения являегся исключение неопределенности управления нулевым каналом устройства и повышение его помехоустойчивости.

Поставленная цель достигается тем, что в устройство введены триггер блокировки, элементы «ИЛИ», «И» и инвертор, причем выходы формирователя адреса через элемент

«ИЛИ» подключены к входу одного элемента

«И» и дополнительно через ин вертор,к входу второго элемента «И», а другие входы элементов «И» соединены Ic шиной управления адресным режимом ра боты коммутатора, при этом выход одного элемента «И» подключен

5 к входу установки «О» триггера блокировки через элемент «ИЛИ», другой вход которого подключен iK шине сброса, а выход второго элемента «И» подключен к входу установки

«1» триггера блокировки через элемент

10 «ИЛИ», другой вход которого подключен к шине управления циклическим режимом, и элемент «И», другой вход которого подключен к шине запуска, а .выход «1» триггера блокировки соединен с одним из входов схемы соз15 падения нулевого канала дешифратора, а также вход схемы совпадения нулевого канала дешифратора, подключенный к выходу «1» триггера блокировки, соединен с соответствующи ми входами схем совпадения других ка20 налов.

На фиг. 1 приведена структурная электрическая схема устройства; на фиг. 2 — временная диаграмма.

Устройство управления коммутатором со25 держит задающий генератор 1, у которого к выходу подключен счетный вход запуска счетчика 2, а вход соединен с выходом элемента

«И» 3; формирователь адреса канала 4, все выходы которого, кроме нулевого жанала, сое30 динены известным способом с соответствую512577 щими адресными входами триггеров счетчика

2, а также, включая и нулевой выход, через элемент «ИЛИ» 5 — ic входом инвертора 6 и

" одним из входов элемента «И» 7; элемент

«И» 8, у которого один из .входов подключен и выходу ин вертора 6, другой, соединенный с,вторым входом элемента «И» 7, — к выходу

9 сигнала управления адресным режимом расоты коммутаторов, а выход соединен с входом установки «О» триггера блокировки 10; элемент «ИЛИ» 11, один из входов которого подключен к выходу элемента «И» 7, а другой, соединенный с одним из входов элемента «И» 3, — к выходу 12 сигнала управления циклическим режимом работы коммутатора; элемент «И» 13, у которого один из входов подключен к выходу элемента «ИЛИ» 11, другой, соединенный с,вторым входом элемента «И» 3, — к выходу 14 сигнала запуска, а выход соединен с входо|м установки «1» триггера блокировки 10; дешифратор 15, в котором один из входов схемы совпадения нулевого канала подключен к выходу «1» триггера блокировки 10, другие входы всех схем совпадения соединены известным способом с выходом счетчика 2, а с выхода 16 поступают сигналы управления ключами .соответствующих каналов.

Работа коммутатора с устройством управления поясняется временной диаграммой на фиг. 2.

Условно считается, что после окончания работы в одном из выбранных режимов (когда снимается сигнал с выхода 9 или 12) формируется известным способом импульс сброса, который устана|вливает триггер:блокировки 10 в состояние «О» (фиг. 2а) .

При адресном режиме работы коммутатора сигнал управления,с выхода 9 поступит в момент 4 (фиг. 2б) на один из входов элемента «И» 7 и элемента «И» 8. Если адрес канала с формирователя адреса канала 4 не подается (фиг. 2г), то с выхода элемента «И» 7 через элемент «ИЛИ» 11 не будет поступать на элемент «И» 13 сигнал совпадения, разрешающий прохождение с выхода 14 импульса запуска т3дя t3 t (фиг. 2г). Триггер 10 не изменит своего состояния «О» (фиг. 2а) и на выходе 16 дешифратора 15 не будут, следовательно, формироваться сигналы упра вления ключом нулевого канала (фиг. 2ж). Не будут формироваться сигналы управления на выходе 16 и в том случае, если адрес, например, канала «О» по ступит с формиро вателя

4 в момент 14 (фиг. 2г), т. е. тогда, когда на элемент «И» 13 уже не поступает импульсзапуска. Если же вслед за подачей адреса канала «0» с выхода 14 поступит в момент 4 (фит. 2д) импульс запуска т3дя 4 — 4, то триггер 10 перейдет в состояние «1» (фиг. 2а), и на выходе 16 дешифратора 15 сформируется (фиг. 2ж) сигнал управления ключом канала

«0» (как обу1словлено, адрес канала «О» с формиро вателя 4 не подается на счетчик 2, который, как известно, в исходном состоянии не

4 запрещает выход «О» дешифратора 15). Когда же в момент t> (фиг. 2г) снимается адрес канала «О», то формирующийся на выходе элемента «И» 8 импульс своим фронтом (фиг. 2е) установит триггер 10 в исходное состояние (фиг. 2a), и .выход сигнала управления ключом канала «О» будет запрещен (фиг. 2ж). Из при веденного описания следуег, что устройcTIBQ в адресном режиме позволяет исключить неопределенность управления нулевым каналом (канал «0» формируется в момент 1;, когда поданы и сигнал адресного режима, и адрес канала «О», и сигнал запуска — фиг. 2б, 2г, 2д — работы коммутатора).

Кроме того, в и сходном состоянии (после подачи питания) коммутатор защищен от помех, так как в момент t (фиг. 2е) на выходе элемента «И» 8 формируется импульс, который своим фронтом установит триггер 10 в положение «О» (фиг. 2а), на один из входов всех схем совпадения дешифратора 15 поступит сигнал запрета, и на выходе 16 не будут формироваться сигналы управления ключами каналов коммутатора (фиг. 2ж, 2з и 2и). В момент 18 может быть подан адрес канала «1» (фиг. 2г), который установит триггеры счетчика 2 в соответствующее положение и разрешит прохождение через элемент «И» 13 в момент tg (фиг. 2д) импульса запуска тзап =

= 4> — 4. Триггер 10 перейдет в состояние

«1» (фиг. 2а) и снимет запрет на формирование сигналов управления ключами каналов, в том числе и ключом канала «1» (фиг. 2з) до момента 1 ь когда прекратится подача адреса канала «1» (фиг. 2г). Наконец, в момент

11г будет сформирован адрес канала «п», а в момент 1д, когда поступит импульс запуска т;,,„,=,— (фиг. 2д), на выходе 16 дешифратора 15 сигнал управления ключом канала «и» (фиг. 2и). B дальнейшем после снятия адреса канала «п» в момент 115 (фиг. 2г) управление ключами каналов может быть продолжено в последовательности, определяемой оператором или заданной программой.

При работе коммутатора в циклическом режиме сигнал управления с выхода 12 поступит в момент t 6 (фиг. 28) на один из входов элементов «И» 3 и (через элемент «ИЛИ» 11)

«И» 13. В момент t>-, (фиг. 2д) импульс т„=

= — 3»-- t ; с выхода 14 установит триггер 10 в положение «1» (фиг. 2а) и запустит задающий генератор 1, с выхода которого тактовые импульсы начнут поступать на счетный вход запуска счетчика 2. На выходе 16 дешифратора 15 будут формироваться последовательно во времени сигналы управления ключами каналов коммутатора. К общему |выходу в момент 1 (фиг. 2а) подключится первый канал на время ЛТ1 =1 9 — t -, â момент

,, (фиг. 2и) — «n» канал на время 1ТÄ=tg —— — - t20 в момент t21 (фиг. 2ж) — нулевой канал на время ATg — — 4 — tq> и т. д. (при постоянной частоте такто вых импульсов время подключения каждого канала к общему вы512577

Зо ходу одинаково, т. е. AT>=... =ЬТ,„=ЛТ ).

Переключение каналов в цикле будет происходить до тех пор, пока в момент 4, (фиг. 2e) импульс сброса cop=4: 4 с выхода 17. сформированный известным способом, не установит (фиг. 2а), например, через элемент

«ИЛИ» 18 триггер 10 в положение «О» и запретит работу задающего генератора 1. Из описания работы устройства в циклическом режиме ясно, что оно позволяет исключить неопределенность у правления нулевым каналом в исходном состоянии, в момент t> (фиг. 2в) на один из входов схемы совпадения нулевого канала дешифратора 15 подается запрет (фиг. 2a) и на выходе 16 не формируется сигнал управления ключом канала «О» (фиг. 2ж) . Кроме того, согласно принятому условию триггер 10 при смене режима работы установится в исходное состояние, и сигнал запрета, помимо схемы совпадения нулевого канала дешифратора 15, будет подан на один из входов схем совпадения других каналов, поэтому на выходе 16 не будут формироваться сигналы управления ключами каналов (фиг. 2ж, 2з, 2и) в интервале времени от t«до (-,. Следовательно, данное устройство и в циклическом режиме обеспечивает помехоустойчивость коммутатора от момента подачи питания и сигнала выбора режима до момента поступления сигнала управления.

Формула изобретения

1. Устройство управления коммутатором, содержащее счетчик, входы которого подклю10

25 чены к выходу задающего генератора, и квыходам формирователя адреса, а выходы подключены к входам дешифратора, о т л и ч а ющ е е с я тем, что, с целью исключения неопределенности управления нулевым каналом коммутатора, введены триггер блокировки, элементы «ИЛИ», «И» и инвертор, причем выходы формирователя адреса через элемент

«ИЛИ» подключены к входу одного элемента «И» и дополнительно через инвертор к входу второго элемента «И», а другие входы элементов «И» соединены с шиной управления адресным режимом работы коммутатора, при этом выход одного элемента «И» подключен к входу установки «О» триггера блокировки через элемент «ИЛИ», другой вход которого подключен к шине сброса, а выход второго элемента «И» подключен к входу установки

«1» триггера блокировки через элемент «ИЛИ», другой вход которого подключен к шине управления циклическим режимом, и элемент

«И», другой вход которого подключен к шине запуска, а выход «1» триггера блокировки соединен с одним из входов схемы совпадения нулевого канала дешифратора.

2. Устройство по п. 1, отличающееся тем, что, с целью повышения помехоустойчивости, вход схемы совпадения нулевого канала дешифратора, подключенный к выходу «1» триггера блокировки, соединен с соответсгвующими входами схем совпадения других каналов.

512577

Составитель А. Шевьев

Техред М. Семенов

Редактор Б. Булданов

Корректор 3. Тарасова

Типография, пр. Сапунова, 2

Заказ 1322/5 Иэд. М 1361 Тираж 1029 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5