Фазовый дискиминатор
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ (и) 497708
Союз Советских.Социалистических
Реснублии
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (б1) Дополнительное к авт. свид-ву (22) Заявлено 07.06.74 (21) 2032867/26-21 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.12.75. Бюллетень № 48 (45) Дата опубликования описания 27,04.78 (51) М. Кл Н 039 13/00
Государственный комитет
Совета Министров СССР (-3) УДК 621.373(088.8) по делам изобретений и открытий (72) Авторы изобретения
Б. С. Корольков и Т. Е. Герасименко (71) Заявитель (54) ФАЗОВЫЙ ДИСКРИМИНАТОР
Изобретение относится к области импульсной техники.
Известен фазовый дискриминатор, содержащий, в частности, линию задержки, выход которой подключен к одному входу схемы ИЛИ, на второй вход которой подан входной сигнал, а выход которой соединен со схемой И, на второй вход которой подан измеряемый сигнал, вторую схему И, на один вход которой подан измеряемый сигнал, а на второй вход через инвертор подан управляющий сигнал, триггер.
Известный фазовый дискриминатор обладает недостаточным быстродействием.
Целью изобретения является повышение быстродействия.
В описываемом дискриминаторе эта цель достигается за счет того, что в него введены дополнительная схема ИЛИ, две схемы И, два инвертора и линия задержки, причем входы дополнительной схемы ИЛИ соединены с входом и выходом триггера, выход дополнительной схемы ИЛИ через первый дополнительный инвертор подключен к одному из входов первой из дополнительных схем И, на другие входы которой подан управляющий сигнал непосредственно и измеряемый сигнал через второй дополнительный инвертор, а соответствующие входы второй дополнительной схемы И соединены с выходом триггера непосредственно и через дополнительную линию задержки — с выходом первой упомянутой схемы И.
Блок-схема описываемого дискриминатора из о бр а же н а на чер те же.
Описываемый фазовый дискриминатор содержит линию 1 задержки, схемы 2, 3 ИЛИ, инверторы 4 — б, схемы 7 10 И, триггер 11, линию 12 задержки, входы 13, 14 и выходы
15, 1б дискриминатора.
Фазовый дискриминатор работает следующим образом.
Управляющий сигнал подается непосредственно и через линию 1 задержки на схему 2
ИЛИ, на выходе которой формируется сигнал длительностью (1,7 — 1,8) т, (где т — длитель15 ность импульса). Этот сигнал вместе с управляющим подается на схему 7 И для получения сигнала запуска триггера. Одновременно управляющий сигнал поступает на инвертор
4, выходной сигнал которого является вход20 ным одновременно с управляющим сигналом для схемы 9 И. На выходе этой схемы в случае опережения формируется сигнал, причем информацию о рассогласовании несет только один импульс, поэтому остальные импульсы
25 необходимо запретить. Для этой цели сигнал задерживается с помощью линии 12 задержки на величину т и полученный сигнал подается одновременно с прямым выходным сигналом триггера на схему 10 И, на выходе коЗО торой формируется сигнал рассогласования.
497708
Предмет изобретения
Составитель А. Артюх
Техред Е. Подурушина
Корректоры: Л. Котова и Л. Брахнина
Редактор В. Булдаков
Заказ 907/19 Изд. № 309 Тираж 902 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Типография, пр. Сапунова, 2
Сигнал рассогласования в случае отставания формируется на выходе схемы 8 И, на вход которой подается управляющий сигнал, инверсный сигнал и сигнал, полученный в результате инвертирования с помощью инвертора 5 суммарного сигнала с выхода схемы 3
ИЛИ. Входами этой схемы являются сигнал запуска триггера и выходной сигнал триггера.
В случае опережения сигнал рассогласования формируется на выходе схемы 10, в случае отставания на выходе схемы 8 И, при синфазности сигналы на выходе этих схем отсутствуют.
Фазовый дискриминатор с прямоугольной характеристикой, для систем синхронизации с дискретным управлением, содержащий линию задержки, выход которой подключен к одному входу схемы ИЛИ, на второй вход которой подан входной сигнал, а выход соединен со схемой И, на второй вход которой подан измеряемый сигнал, вторую схему И, на один вход которой подан измеряемый сигнал, а на второй вход через инвертор подан управляющий сигнал, триггер, отличающийся тем, что, с целью повышения быстродействия, в него введены дополнительная схема ИЛИ, две схемы И, два инвертора и линия задерж10 ки, причем входы дополнительной схемы ИЛИ соединены с входом и выходом триггера, выход дополнительной схемы ИЛИ через первый дополнительный инвертор подключен к одному из входов первой из дополнительных схем И, 15 на другие входы которой подан управляющий сигнал непосредственно и измеряемый сигнал через второй дополнительный инвертор, а соответствующие входы второй дополнительной схемы И соединены с выходом
20 триггера непосредственно и через дополнительную линию задержки — с выходом первой упомянутой схемы И.
