Ассоциативное запоминающее устройство

P.p. ;;;, .-, с-т-.—.:и,,,вс„д,д

1, -э ° ел м1 т е к и М с,) Фс»

ОП ИКАНИЕ

ЙЗОБРЕТЕН ИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СОюэ Советских

Соцмалмстмцескин

Республик (!!) 483164 (61) Дополнительное к авт. свид-ву— (22) Заявлено 18,10,71 (21) 1705277/18-24 с присоединением заявки №(23) Г1 риоритет (43) Опубликовано25.08.77. Бюллетень № 31 (45) Дата опубликования описания 26,09,77 (5!) М, Кл.й

G 11 С 15/00

Государственный комитет

Соввта Министров СССР

Il0 делам иэаоретений н открытий (53) УДК 681.327.6 (088.8) (72) Авторы изобретения

Г, В. Виталиев, А. Q. Гвинепадзе и P. В. Смирнов (7!) Заявитель (54) ACCGENATHBHOE ЗАПОМИИАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к запоминающим устройствам..

Известно ассоциативное запоминающее устройство (АЗУ), содержащее группы адресных запоминающих модулей, общие адресные шины которых подключены к выходам соответствующих дешифраторов опроса.

Однако известное устройство имеет боль шое количество оборудования, вызванное неэффективным использованием адресных за- тв поминающих модулей при большой емкости этих модулей. Неэффективность известного устройства обусловлена тем, что количество адресных шин, необходимых для записи кК разрядного кода признаков, равно 2, так 15 как этот код записывается в элементы раз рядной линии, связанной с соответствующим детектором, B виде единицы на фоне нулей" (в каждом модуле). При этом, номер адре ной линии, по которой записывается "едини- 29 ца, определяется кодом соответствующего ассоциативного слова, Бель изобретения - сокращение количества оборудования.

Описываемое АЗУ отличаетс я от известно- 25 го тем, что оно содержит вьэходные дешнфраторы, входы которых через схемы совпа» дения подключены к соответствующим одно именным разрядным .цинам адресных запоминающих модулей каждой группы, а первые выходы выходных дешифраторов подсоедине ны к введенной в устройство приоритетной схеме.

На чертеже приведена блок-схема уст ройства.

Устройство состоит из регистра 1 опроса, выходы которого соединены через дешиф оаторы 2 опроса с адресными шинами 3 со

1 ответствующих адресных запоминающих модулей 4, объединен: ых общими шинами Э в группы. Разрядные шины 5 модулей одной группы, связанных с различными дешифраторами 2 опроса, через схемы 6 и 7 совпаде» ния по "нулям и единицам подсоедяненьт ко входам выходных дешифраторов 8, выпол няющих функцию детекторов. К первым выходам дешифраторов 8 подключена приоритет ная схема 9.

Работа устройства заключается в следующем, Перед записью новог" ассоциативного

<..ю?за определяется Выходной пешифрат?>р 8, «.?едине??ный с модулями 4, у которых ВО

Все элементы, сВЯ-,Заппы» с Выбраlп?Ими ЯДросными itit»IIAMH 3, (3ап(<сои пулевой код, Код ассоцияткВИО? О слОВя НОступяет на 5

Реги(..ТР 1 ОПРООA H 13 00t)TI3< тоTRHH <.. 3THM кодом Возбуждается по одной адресной шине

3 ПЯ каждый дешифратор 2 опросе, Если в какол»-либо наборе модулей 4, связанных с

Одпил» выходным де?п?»фратор<эл» 8, Во всех !О элементах на возбужденных адресных шипах

3 записаны нули, то «а выходах всех схем

6 совпадения, соединенных с этим дещиф1<1ЯТОРОМ< ПОЯВЛЯЮТСЯ СИГНЯЛЫ СОВПЯДЕНИЯ< В результате чего возбуждается первый выход N дешифратора 8. В ячейке модуля 4, соединенивй с этим выходом, указываются все свободные < -разрядные признаковые комбинации (либо одна граничная комбинация). В соответствии с одной из этих комбинаций 20 возбуждаются разрядные ши??ы 5, связанные с выбранным дешифратором 8, и элементы ня пересечении выбранных адресных и разрядных шин записываются единичные коды. После этого данная комбинация исключается из 35 числа свободных, т. е. записываются нули

В соотйетствующие элементы ячейки модуля 4.

Если свободных выходных дешифраторов

8 несколько, то ячейка для записи (и со0Т ветствующий дешифратор 8) определяются ЗО . с яомощью схемы 9 приоритета, выполненной любым известным способом, аналогично схемам установления приоритета при многозначной выборке.

При опросе возбуждается по одной адрес- 55 ной шине 3 на каждый дешифратор 2 опроса, в соответствии с кодом опроса на регистре 1. Если в каком либо наборе модулей 4, соединенных < одним дешифратором 8, совпадают комбинации, записанные в модулях, 4О которые соответствуют различным дешифраторам 2, то в соответствии с этой комбинацией возбуждается ровно половина схем

6 и 7 совпадения данного дещифратора 8.

В результате, на выходе выбранного дешифра- 4" тора 8 появляется сигнал совпадения, причем номер выхода определяется выбранной ком бинацией.

1 ак как вь?борка

АЗУ зяпи р«зли1;«<3tttt r»;H <:ловста?и «11х д(<шпфу<а<орах 8 Я(>:<бужда тся меньше полон?шы < хел< 6 и 7 (.Он«аде«пя. слепо?3<<т<»л Ef0< KAE(минимум, В одном из

Е3 Я зр яд 0 13 и р и зп Я к 0 В 0 Г 0 к 0 Д/1 t t e и 0 зб ужл Я?О т ся как схел»Я 6 совпадения, так и схема 7 совпадения, т. е. у невыбранпых дешифраторов пе может быть возбужден пи один ?3ыход. В режиме опроса первые Выходы д(шифраторов 8 блокируются, т??к как свобод}t Btp ячейки E»0I T ff ?т ь паря зитп ь?Й (. и Г??я л совпадения.

Ес/1и при записи Ока 31>1 В я ется < что f30 0 ячейки АЗУ заняты, то сначала определяется местоположение ассоциативного слова, которое может быть стерто, и запоминается соответствующая призпаковая комбипация, Тяк кяк для записи ассоциативных признаков используется пе более половины всех запоминающих элементов, то далее производится проверка, может ли новое слово быть записано в АЗУ. Если проверка оказывается успешной, то пя пересечении выбранных адресных и разрядных шин записывается освободившаяся признаковая комбинация. В противном случае процедура перезаписи продолжается до тех пор, когда можно будет записать новое слово.

Формула изобретения

Ассоциативное запоминающее устройство, содержащее группы адресных запоминающих модулей, общие адресные шины которых подключены к выходам соответствующих geшифраторов опроса, входы которых подсоединены к соответствующим выходам регистраопроса, отличающееся тем, что, с целью сокращения количества оборудования, оно содержит выходные дешифряторы, входы которых через схемы совпадения подключены к соответствующим одноименным разрядным шинам адресных запоминающих модулей каждой группы, а первые выходы выходных дешифраторов подсоединены к введенной в устройство приоритетной схеме.

Составитель В. Рудаков

Редактор Е. Гончар Техред В, Куприянов Корректор Л, Небола

Заказ 3115/54 Тираж 729 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР

llo делам изобретений и открьгп и

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал IIIIII "Патент", г, Ужгород, ул. Проектная, 4