Устройство для обнаружения ошибок

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (ii) 4&82 10

Союз Советских

Социалистических

Республик (61) Дополнительное и авт. свид-ву (22) Заявлено 12.07.73 (21) 1941504/18-24 с присоединением заявки № (23) Приоритет

Опубликовано 15.10.75. Бюллетень ¹ 38

Дата опубликования описания 10.02.76 (51) М Кя С 061 11/02

Государственный комитет

Совета Министров СССР ло делам иаобретеиий и открытий (53) УДК 681.326(088.8) (72) Лвторы изобретения

В. И. Жуков и Н. М. Тимченко (71) Заявитель (54) УСТPOACTBO Д Я ОБНАРУЖЕНИЯ 01ь1ИБОК, 1

Изобретен.е относится к области вычислительнои техники.

Известны устройства для обнаружения оши бок, содержащие блок управления, информационныи вход которого соединен со входом устройства, блок памяти, распределитель, управляющие входы которого соединены с соответствующими выходами блока управления,,коммутатор, информационныи и управляющий входы которого соединены соответственно с информационным выходом бло ка управления и управляющим выходом распределителя, блок ср.авнения, первый вход которого подключен к выходу блока памяти, выход соединен со входом блока управления.

В изв естных устройствах выходной сигнал проверяемого блока разбивается па группы, содержащие одинаковое число элементарных посылок (1 и О) с последующим представлением их в виде двоичного числа. Это число подается на накапливающий сумматор, на котором производится суммирование поступающих с выхода проверяемого блока двоич.ных чисел по модулю A. По окончании сеанса проверки блока полученное таким ооразом двоичное число на накапливающем сумматоре сравнивается с двоичным эталонным числом, снимаемым с выхода блока памяти, где записаны числа для всех контрольных точек проверяемого блока. При несовпадении числа н c)ììàòîðå с числом, счи1ываемым из блока памяти, индицируется сигнал о .номере неисправной контрольной точки проверяемого блока.

Недостатком известного устройства является то, что ошибки вида перехода 0 и 1 в одном или нескольких раз рядах одного числа и обратный переход 1 ы 0 в тех же разрядах в последующих двоичных числах является необнаруженными, т. е. подобное искажение временной диаграммы работы проверяемой контрольной точки остается нео бнаруженным. Это снижает достоверность результатов проверки.

Целью изобретения является повышение достоверности результатов работы устройства.

Поставл енная цель достигается за счет того, что в устройство введен рекуррентный,регистр, входы суммирующих ячеек которого подключены к соответствующим выходам коммутатора, выход рекуррентного регистра со единен со вторым входом блока сравнения, управляющий вход подключен к выходу блока управления.

Блок-схема устройства представлена на чертеже, она содержит распределитель 1, коммутатор 2, рекур рентный регистр 3, блок

4 сравнения, блок 5 памяти, блок 6 управле30 ния, информационный вход 7 устройства.

488210

Работа устройства состоит в следующем.

При поступлении на вход 7 устройства информационных символов от проверяемого блока и тактовой частоты от блока управления б информационные сим волы через коммутатор 2, управляемый распределителем 1, поступают на суммирующие ячейки рекуррентного регистра 3, где поступающие информационные символы суммируются с псевдо случайными числами,на ячейках рекуррентного регистра 3, Тахое суммирование чисел дает возможность избежать ошибок, присущих устройствам, реализующих суммирование по модулю. По окончании цикла проверки блока число, зафиксированное на ячейках рекуррентного регистра, сраiвнивается с числом, за писанным в блоке 5 памяти.

В случае их несовпадения блок 4 сравнения выдает сигнал о неисправности проверяемого бло|ка. При совпадении чисел блоком управления б подключается для проверки следующая контрольная точка проверяемого б,лока.

Пусть, например, выходная последовательность контрольной точки, исправного блока имеет вид двоичной последовательности символов: 1000 1011 1100 1101, а у,неисправного блока — 1100 1011 1000 1101.

При работе устройства по известному принци ну на выходе суммирующего счетчика (в примере применяется четырехразрядный счетчик) в конце цикла проверочки было бы зафи ксировано: одно и то же число 1100.

В изобретении первая четырехразрядная комбинация 1000, поступи в на ячейки рекуррентного регистра с помощью тактовой частоты, поступаю щей с выхода блока б управления, преобразуется в п|севдослучайное число 1010,,которое затем суммируется с поступившей к этому времени из проверяемого блока следующей комбинацией 1011, на суммирующих ячейках формируется в результате число 0101, рекур рентным,регистром оно преобразуется в число 0011; после суммирования с числом, .поступившим с выхода проверяемого блока, формируется число 1111, рекуррентным регистром оно преобразуется в псевдослучайное число 0001, просуммировавшись;на ячейках рекур рентного регистра со следующей,,поступившей с выхода проверяемого блока комбинацией, получается в итоге .псевдослучайное число 0110. Затем оно поступает,на блок 4 сравнения.

В случае проверки неисправного блока работа происходит следующим образом. Выходная случайная комбинация 1100 неисправного блока преобразуется рекуррентным регистром с помощью тактовой последовательности, формируемой блоком управления, в чис10 ло 0001 с помощью суммирующих ячеек, после суммирования со следующей поступившей к этому времени от проверяемого блока через коммутатор комбинацией 1011 получается число 1100, рекуррентный регистр аналогич15 но описанному выше преобразует его в число

1101; после суммирования с числом, поступившим с выхода неисправного блока 1000 через коммутатор, получается в результате число

0101, рекуррентный регистр преобразует его

2О в число 0110, которое суммируется с комбинацией, поступившей с выхода блока через коммутатор, в результате получается число

0011. Несовпадение чисел, поступающих с выходов ячеек рекуррентного регистра, с чис25 лами, хранящимися в блоке 5 памяти, свидетельствует о наличии ошибки в проверяемом блоке.

Формула изоб|ретения

30 Устройство для обнаружения ошибок, содержащее блок управления, информационный вход которого соединен со входом устройства, блок памяти, распределитель, управляющие входы которого соедин ены с соответствующи35 ми выходами блока управления, коммутатор, информационный и управляющий входы которого соединены соответственно с информационным выходом блока управления и управляющим выходом распределителя, блок сравне40 ния, первый вход которого подключен к выходу блока памяти, выход соединен со входом блока управления, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности результатов работы устройства, в него вве45 ден рекуррентный,регистр, входы суммирующих ячеек которого подключены к соответствующим выходам коммутатора, выход рекуррентного регистра соединен со вторым входом блока сравнения, управляющий вход подклю50 чен к выходу блока управления.

488210

Составитель А. Жереков

Текред Т. Курилко

Корректор И. Позняковская

Редактор Б. Нинкина

Типография, пр. Сапунова, 2

Заказ 3272/10 Изд. № 1902 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

1!3035, Москва, Ж-35, Раушская наб., д. 4/5