Входной каскад усилителя считывания
О П И C А Н И Е (ii) 48II936
ИЗОБРЕТЕН Ия
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 17.01 73(21) 1881962/26-21 (51) M. Кл.
С 11с 7/02 с присоединением заявки №
Гасударственный намнтвт
Саввтв Мнннстрав СССР аа делам изобретений н атнрытий (23) Приоритет
Опубликовано 25.08,7ÖÁþëëeòåíü pro 31 (53) УДК 621.374.35 (088.8) Дата опубликования описания 23.10.75 (72) Автор . изобретения
Ю. И. Сенаторов (71) Заявитель (54) ВХОДНОЙ КАСКАД УСИЛИТЕЛЯ СЧИТЫВАНИЯ
Изобретение относится к цифровой вычислительной технике и, в частности, к технике считывания сигналов в двухпроводных запоминающих устройствах I1BM.
Известна схема входного каскада усилителя считырания, содержашая трансформатор с тремя обмотками, первичная обмотка которого подключена к источнику входного сигнала, а одна вторичная — через согласующий резистор и линию задержки к нагрузке. щ
Схема имеет серьезный недостаток при использовании ее в двухпроводной системе считывания, методом выборки полутоками по двум координатным шинам Х и У. Фон (пьедестал) or полутока выборки остается значи- И тельной величиной, сравнимой с величиной полезного сигнала. Это затрудняет полу/чение правильной информации с выбранного сердечника, Цель изобретения — уменьшить пьедестал 20 от длительных импульсов.
Это достигается тем, что вторая вторичная обмотка трансформаторавключена встречнопо отношению к первой вторичной обмотке и через дополнительно введенные второй со-. 25 гласуюший резистор и переменный резистор соединена с нагрузкой.
На чертеже представлена схема входного каскада усилителя считывания.
Входной каскад усилителя считывания состоит из трансформатора 1 с первичной 2, и двумя вторичными обмотками 3 и 4, линии задержки 5, переменного резистора 6> нагрузки 7 и двух согласующих резисторов
8 и 9.
Устройство работает следующим образом.
На вход трансформатора 1 подастся прямоугольный импульсный сигнал, на крышке которого расположен узкий слабый сигнал.
На нагрузке 7 возникает сигнал, иду ций со вторичной обмотки 3 трансформатора 1, и длится до тех пор, пока не появится сигнал, поступающий в нагрузку 7 через линию задержки 5 с обмотки 4. После этого на нагрузке 7 сигнал исчезает изча взаимной компенсации двух сигналов, идущих с обмоток 4 и 8. Однако полная компенсация сиг481936
ыкод
Составитель В.Назарова дан rop О.Степина Тех ред п.Хаиеева Е.Хмелева
Заказ 3065 Изд. М 9)0 тираж
11одннсное
ЦНИИ11И 1 осударственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, 113035, Раушская наб., 4
Предприятие «11атеит», Москва, Г-59, Бережковская иаб., 24 налов имеет место только в том случае, если величина сопротивления резистора 6 равна сопротивлению линии задержки 5 по постоянному току. При этом узкий слабый сигнал выделяется в нагрузке 7. при ликвидированном фоне (пьедестале) от импульсного сигнала, который при этом все еще продолжает пост пать в первичную обмотку 2 трансформатора 1. Резисторы 8 и 9, одинаковые по сопротивлению, служат для согласования линии задержки 5 со схемой.
Величина сопротивления резистора нагруз- ки 7 много больше сопротивлений резисто1 ров 8 и 9 и не влияет на согласование линии задержки. В качестве линии задержки желательно использовать длинную линию.
Предмет изобретении !
Входной каскад усилителя считывания, содержащий трансформатор с тремя обмот ками, первичная обмотка которого подключена к источнику входного сигнала, а одна вторичная — через согласующий резистор и линию задержки к нагрузке, о тл и ч а ю шийся тем, что, с целью
10 уменьшения пьедестала от длптелы ых им-
Ю пульсов, вторая вторичная обмотка трансформатора включена встречно rro отноше; нию к первой вторичной обмотке и через дополнительно введенные второй согласую15 щий резистор и.переменный резистор соединена с нагрузкой.
