Устройство для моделирования -фазного вентильного преобразователя

ГФ L.. =% \

Г и т Ю I.I " ; - ° - KATE

ОПИСАН ИЕ (»1 48l048

Со1оз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свпд-ву (22) Заявлено 17.05.73 (21) 1916403 18-24 (51) М. Кл. G 06g 7,62 с присоединением заявки X

Государственный комитет

Совета Министров CCCf по делам изобретений и открытий (23) Приоритет

Опублцкова1ю 15.08.75. Б1олл т ць X 30

Дата опубликования описания 22.01.76 (53) УДК 681.333(088.8) (72) Автор изобретения

Р. А. Орещецко (71) Заявитель Новокузнецкое отделение Государственного ордеиа Трудового Красного

Знамени проектного института «Тяжпромэлектропроект» (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ и-ФАЗНОГО

ВЕНТИЛЬНОГО ПРЕОБРАЗОВАТЕЛЯ

Предлагаемое устройство относится к области вычислительной техники и может быть использовацо при моделировании электротехцических устройств, содержащих управляемыс вецтильцые преобразователи.

Известны устройства для моделирования вснтильцых преобразователей с помощью решающих усилителей постоянного тока, Известное устройство не обеспечивает автономности вычисления интервала дискретности модели (под ицтервалом дискретности модели понимается длительность пилы ца выходе задающего интегратора) по отношению и задающему интегратору, что затрудняет моделирование на базе устройства реверсивных преобразователей с совместной системой управления.

Цель предлагаемого изобретения — получить устройство для моделировация т-фазного всцтильцого преобразователя, требующее для своей реализации меньшее количество решающих усилителей и управляемых ключей и обеспечивающее автономность вычислецця интервала дискретности модели.

Предложенное устройство отличается тем, что оцо содержит конденсатор, включенный между выходом блока управления и входом интегратора. Выход блока задания масштаба времсцп подключсц к первому входу суммирующего интегратора, выход которого через

1швсртср подкл1очец и первому входу сумматора, выход которого через параллельцо соедпцсццые первьш (управляемый) и второй (цеуправлясмый) ключи подключсц ко входу

5 нуль-органа и ко второму входу суммпрующсго пцтегратора, причем третий вход пуль-оргаца подключе:I и блоку задацпя числа фаз преооразователя, второй BxoI, сумматора подключен к выходу блока задацця смсщсцця, 10 третий вход сумматора подклю11сц и выходу блока управления.

Такое выполцсппс устройства обеспечивает авто;юмцость вычцслспця;штервала дискретности модели и требует для своей реализации

15 меньшее количество элемcnToв.

На чертеже изображена схема предлагаемого устройства для модсл11ровапця пг-фазцого вецтильцого прсобразоватсля.

Устройство содержит за lalolllnll суммцру1о20 щпй интегратор 1, обеспсчцва1ощпй цапряжецце развертки L ; для фуцкццоцальцого преобразователя 2, реализующего фуцкцшо синуса, ш1всртор 3, обсспсчцвг11оццш пцвсртировацис выходного цапряжспця суммирующего пцте25 гратора 1, сумматор 4, обеспечивающий суммцровацпс выход:1ого цапряжс шя блока 5 за да.lnÿ смещения гг,, выхо:ц1ого напряжения бло а 6 управлсцпя Г,- и выходцого цапряжецпя гшвсртора 3, параллсльцo сос;цшсццыс

30 пер. >ьцl / n BTop0n 8 кл10 In.

481048

20 тому, что на второй вход интегратора 10 через конденсатор 15 подается напряжение управления U, поступающее с выхода блока б. Высокая точность вычисления интервала дискретности модели обеспечивается благодаря пренебрежимо малой величине порога чувствительности нуль-органа 9 по отношению к величине U„п малому времени разряда емкости в цепи обратной связи интегратора 10 по отношению ко времени переходного процесса контура регулирования U„. Постоянная времени разряда емкости выбирается, как минимум, на порядок меньше, чем время переходного процесса контура регулирования напряжения

U„. Время цикла модели (масштаб времени модели) можно менять, изменяя величину напряжения U<. Автономность настройки масштаба времени модели и начального угла управления преобразователя, задаваемого напряжением U,,„äëÿ U,- 0 обеспечивается, если постоянная интегрирования суммирующего интегратора 1 по входу, связанному с выходом блока 14, будет во много раз больше, чем постоянная интегрирования ко входу, связанному с выходом ключа 8.

Точность воспроизведения выходного напряжения модели Е, снимаемого с выхода функционального преобразователя 2, определяется относительной длительностью переходного процесса контура регулирования напряжения

U„. Чем меньше длительность переходного процесса по отношению к интервалу дискретности модели, тем выше точность воспроизведения выходного напряжения модели. Контур регулирования напряжения 11„при соответствующей настройке обеспечивает высокое быстродействие, благодаря чему точность воспроизведения выходного напряжения модели

Е„достаточно высока. Остановка работы устройства обеспечивается замыканием ключа 7.

Устройство легко реализуется на базе элементов типовой аналоговой вычислительной машины. Наименьшая погрешность при моделировании получается, если используется максимальный диапазон рабочих напряжений аналоговой машины, В этом случае напряжение U„: следует определять по формуле

2Е„, ИЕ 1

m-,- 2 где Е„,— верхний потолок рабочих напряхкений машины, т — число фаз моделируемого преобразователя.

Диапазон изменения напряжения управления определяется по формуле

55 а область изменения U„. составляет

Функциональный блок в этом случае реализует зависимость где U„, E — напряжения соответственно на входе и выходе функционального блока.

Предлагаемое устройство использовалось для моделирования шгстнфазного вентнльного преобразователя на аналоговой вычислительной машине МН-7.

Предмет изобретения

Устройство для моделироBàíèÿ т-фазного вентильного преобразователя, содержащее суммирующий интегратор, выход которого подключен ко входу функционального преобразователя, инвертор, сумматор, блок управления, блок задания смещения, блок задания числа фаз преобразователя, ключи, нуль-орган, выход которого соединен со входом импульсного трансформатора, выходы которого подключены к управляющим входам ключей, блок задания масштаба времени, подключенный к первому входу интегратора, параллельно цепи обратной связи которого включены последовательно соединенные первый кгпоч и резистор, выход интегратора подключен к первому входу нуль-органа, о т л н ч а ю щ е с с я тем, что, с целью упрощения и раснгирення функциональных возможностей устройства, оно содержит конденсатор, включенный между выходом блока управления и вторым входом интегратора, выход блока задания масштаба времени подключен к первому входу суммирующего интегратора, выход которого через инвертор подключен к первому входу сумматора, выход которого через параллельно соединенные первый (управляемый) и второй (неуправляемый) ключи подключен ко второму входу нуль-органа н ко второму входу суммирующего интегратора, причем третий вход нуль-органа подключен к блоку числа фаз преобразователя, второй вход сумматора подкгиочен к выходу блока задания смещения, третий вход сумматора подключен и выходу блока управления.

Редактор Е. Семанова (.»ста>и(тс:», Е, Тиi )o>(»(ia

Тс»рси(T. Миронова ((оррск l()f) A. Гааихова

Заказ 3205((8 Из;(.. (в 180-1 T»f>à>к 67!1 Г(о (и..:(»()(Ц(1((1(П(1 Росу;01(>;ввсииого ком)> "ста Говс-,(1 Мии»итров Г(.ГР ио ислам. »зо(3»стс»ий и открыт»1(Москва, (К-35, Рау>»скан»()о...(. 4;>

1»»оиf)ii(1»():., »р. (»»)»»в;1,