Матрица для запоминающего устройства

Авторы патента:

G11C5/02 - Запоминающие устройства статического типа (накопление информации, основанное на относительном перемещении носителя записи и преобразователя G11B; полупроводниковые приборы для запоминающих устройств H01L, например H01L 27/108-H01L 27/115; импульсная техника вообще H03K, например электронные переключатели H03K 17/00)

штентн- - . бкбчио; =::.вЂ”

ОП ИСАНИЕ

ИЗОВРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 452852 (б1) Зависимое от авт. свидетельствавЂ”

192 307 1/1 8«24 (22) Заявлено 30.05.73 (21) (51) М. Кл

Ь11с

5/02 с присоединением заявкивЂ”

Государственный комитет

Совета Министров СССР оо делам изобретений н открытий (32) ПриоритетОпубликовано05.12.74Бюллетень ¹ 45

Дата опубликования описания 15. 12.74 (53) У ПК

62 8. 327 (088,8) (72) Авторы изобретения j

В. Н. Зенин и Б. И. Слипченко (71) Заявитель (4) МАТРИ11А ЙЛЯ ЗА ПОМИН АЮКЕ ГО УСТРОЙ СТВА

Изобретение относится к вычислитель-, ной техники и может найти применение при построении запоминающих устройств (ЗУ) на сердечниках с диаметральными отверстиями.

Известны матрицы для ЗУ, содержащие сердечники с диаметральными отверстиями, прошитые обмотками опроса, записи и выходными обмотками, проходящими перпендикулярно обмоткам опроса. В них сердеч- 0 ники одного разряда, находяшиеся на различных обмотках опроса, смещены один относительно другого в шахматном порядке.

Выходная обмотка выполнена двумя проводами с расстоянием между прямым и об-, ратным проводом, равным толщине стенки, сердечника, так, что все сердечники, расположенные на четных обмотках опроса, прошиты обратным проводом выходной обмотки. 20

Однако в таких матрицах плотность размещения сердечников недостаточна в связи с тем, что они размещены в одной плоскости, и при наличии обмоток записи

t невозможно уменьшить расстояние между i 25

2 сердечниками. Кроме того, отсутствие об-, ратного провода обмотки опроса является причиной больших помех.

11ель изобретения вЂ” увеличение плот1 ности размещены сердечников и повыше-. ние помехоустойчивости матрицы.

Эта цель достигается тем, что сердечники каждого разряда размещены в шахматном порядке в плоскости, перпендикулярной плоскостям обмотки опроса, а обмотки опроса выполнены двумя проводами с расстоянием между прямым и обратным проводом, равным половине высоты сердечника.

На фиг. 1 изображена матрица для . ЗУ на сердечниках с диаметральными отверстиями; на фиг. 2 вЂ” расположение элементов на обмотках матрицы.

Матрица состоит из рамки с контактами 2,3 для распайки обмоток. Сердечники 4 расположены.в кассете в два слоя

5и6.

Выходная обмотка содержит прямой 7 и обратный 8 -провода, обмотке опроса -, прямой 9 и обратный 10 провода.

452852

Сердечники в определенном положении фиксируются и удерживаются проводами обмоток. Прямой провод удерживается изоляционными трубками 11.

Прямой и обратный провода обмотки опроса расположены на минимально возможном расстоянии (в данном случае равном половине высоты сердечника).

Матрица такой конструкции может быть использована при двухпроводной и трехпроводной системах записи (третий провод записи па чертежах не показан).

При двухпроводной системе записи в матрице используются опросная и выходная обмотки в качестве обмоток записи.

Яля считывания записанной информации по обмотке опроса подается импульс тока опроса. В результате изменения магнитного потока на выходной обмотке возникает импульс напряжения.

Помехи в выходной обмотке значительно снижены, так как выходная обмотка опроса выполнены двумя проводами с минимально возможными расстояниями между их прямым и обратным проводами и расположены

so взаимно перпендикулярных плоскостях.

П едмет изобретения

Матрица для запоминающего устройства, содержащая сердечники с диаметральными отверстиями, прошитые обмотками опроса и выходными обмотками, проходящими перпендикулярно обмоткам опроса и выполненными из двух проводов с расстоянием между прямым и обратным проводом, равным толщине стенки сердечника, отличающаяся тем, что, с целью увеличения плотности размешения сердечников и повышения помехоустойчивости матрицы, сердечники каждого разряда размещены в шахматном порядке в плоскости, перпендикулярной плоскостям обмоток опроса, а обмотки onроса выполнены из двух проводов с рассто янием между прямым и обратным проводом, равным половине высоты сердечника.

Составитель В. МВКоРОВ

Редак орл. jypgl4gg Техред T. МЯКСИМОВЯ Корректор р.Киселева

HHHIIiIII Государственного комитета Совета Министров СССР

IIo делам изобретений н отнрытнй

Москва, I l3035, Раушская наб. ° 4

Предприятие <Патент», Москва, 1-59, Бережковская наб., 24

Заказ ((gg, йод. Тир аж5.Д / Подписное

Механизм подачи и фиксирования сердечников устройство прошивки матриц // 447104

Устройство для монтажа накруткой // 444238

Устройство для нанизывания ферритовых сердечников с диаметральными отверстиями на монтажный проводник // 443408

Устройство для прошивки матриц // 441869

Устройство для синхронизации работы накопителей // 439845

Установка для изготовления жгутов проводов запоминающих устройств // 437130

Рамка для накопителя запоминающегоустройства // 434478

Механизм подачи и фиксирования сердечников устройство прошивки матриц // 433877

Устройство для прошивки матриццифровых накопителей // 433538

Постоянное запоминающее устройство (пзу) х-конфигурации // 2134915

Изобретение относится к ПЗУ Х-конфигурации

Конструкция ячейки памяти с вертикально расположенными друг над другом пересечениями // 2156013

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Устройство для умножения напряжения // 2159472

Изобретение относится к устройству для создания отрицательного высокого напряжения, которое требуется, например, для программирования электрически стираемой программируемой постоянной флэш-памяти

Схема для генерации отрицательных напряжений // 2189686

Изобретение относится к схеме для генерации отрицательных напряжений с первым транзистором, первый вывод которого соединен с входным выводом схемы и второй вывод которого соединен с выходным выводом схемы и вывод затвора которого соединен через первый конденсатор с первым выводом тактового сигнала, со вторым транзистором, первый вывод которого соединен с выводом затвора первого транзистора, второй вывод которого соединен со вторым выводом первого транзистора и вывод затвора которого соединен с первым выводом первого транзистора и со вторым конденсатором, первый вывод которого соединен со вторым выводом первого транзистора, а второй вывод которого соединен со вторым выводом тактового сигнала, причем транзисторы являются МОП-транзисторами, выполненными, по меньшей мере, в одном тройном кармане (Triple Well)

Масштабируемое устройство обработки данных // 2201639

Многомерная структура адресации для электронных устройств // 2248626

Изобретение относится к средствам, обеспечивающим возможность адресации в устройстве, содержащем один или более объемных элементов

Способ неразрушающего хранения и извлечения данных и устройство для осуществления данного способа // 2271581

Изобретение относится к устройству хранения данных, к способу осуществления бездеструктивного считывания данных и способу придания поляризации парам субъячеек памяти

Модуль полупроводниковой памяти и приемный блок устройства записи-считывания для него // 2327235

Игровая система, позволяющая определять местоположение игрового устройства в казино // 2335802

Изобретение относится к игровым системам и, в частности, к способам и средствам, позволяющим определять местоположение игрового устройства в казино