Множительное устройство последовательного действия

Авторы патента:

G06F7/39 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

ОП ИСААКИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистимеских

Ресаублик (11) 45 ЫИ9 (61) Дополнительное к авт. свнд-ву (22) Заявлено 18,04.73 (21) 1907931/18»24 с присоединением заявки № (23) ПриоритетвЂ” (43) Опубликовано 25.11.74,Бюллетень №43 (45) Дата опубликования описания 18.О6-75

; (Й) М. Кл. G 05(7/39

Государственный комитет

Совета Министров СССР но делам нзооретеннй н открытий (53) УДЫ 681.325.57 (088.8) (72) Авторы изобретения

В. И, Жабин, В. И, Корнейчук, В. П. Тарасенко и Б. П. Хижинский

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (71) Заявитель (54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОГО ДЕЙСТВИЯ

Изобретение относится к области вычислительной техники и может быть применено в цифровых вычислительных машинах последовательного действия.

Известны множительные устройства последовательного действия, содержащие блок управления, выход которого соединен суправляющими входами сумматора и регистра произведения, вход которого подключен к выходу сумматора, первые информационные входы которого соединены соответственно с информационными выходами регистра множимого, а вторые информационные входы вЂ” соответственно с информационными выходами регистра множителя, информационный вход которого подключен к выходу первой схемы И, первый вход которой связан с выходом схемы НЕ, вход которой соединен с первым входом устройства, второй вход которого подключен к первому входу второй схемы И, выход которой подключен к информационному входу регистра множимого.

Предлагаемое устройство отличается от известных тем, что, с целью увеличения быстродействия, оно содержит сдвиговый регистр, вход которого соединен с выходом блока управления, а выходы всех разрядов вЂ” с соответствующими входами первого и второго коммутаторов, выходы которых подключены соответственно к информационным входам регттстр в яножимого и множителя,. а управляющие входы - соответственно к выходам первой и второй дополнительных схем И, первые входы которых соединены соответственно с первым входом устройства и с выходом дополнительной схемы HE„вход которой связан со вторым входом устройства, причем вто15 рые входы первой схемы И и первой дополнительной схемы И соединены:с первым дополнительным выходом блока управления, второй дополнительный выход которого соединен со вторым входом второй схемы И, хО и второй дополнительной схемы И.

На чертеже приведена структурная схема предлагаемого устройства

Устройство содержит первый коммутатор 1, регистр множимого 2, второй ком25 мутатор 3, регистр множителя 4, сдвиго451079,!

Множительное устройство последовательного действия, содержащее блок управленич.

20 выход которого соединен с управляющими входами сумматора и регистра произведения, вход которого подключен к выходу сумматора, первые информационные входы которого соединены соответственно с ин25 формационными выходами регистра множимого, а вторые информационные входывЂ” соответственно с информационными выхо;дами регистра множителя, информационный вход которого подключен к выходу первой Зр схемы И, первый вход которой связан с выходом схемы НЕ, вход которой соединен с первым входом устройства, второй вход которого подключен к первому входу второй схемы И, выход которой подключен к

Зб информационному входу регистра множимого, отличающееся тем,чтс,с целью увеличения быстродействия, оно содержит сдвиговый регистр, вход которого соединен с выходом блока управления, а

0 выходы всех разрядов вЂ” с соответствующими входами первого и второго коммута торов, выходы которых подключены соответственно к информационным входам регистров множимого и множителя, а управ45 ляющие входы вЂ” соответственно к выходам первой и второй дополнительных схем И, первые входы которых соединены соответственно с первым входом устройства и с

: выходом дополнительной схемы НЕ, вход

И . которой связан со вторым входом устройства, причем вторые входы первой схемы

И и первой дополнительной схемы И соединены с первым дополнительным выходом блока управления, второй дополнительный выход которого соединен со вторым входом второй схемы И и второй дополнитель ной схемы И. вьтй регистр 5, сумматор 6, имеющий цепь цйклического переноса, регистр произведе,ния 7, первую схему И 8, первую дополнительную схему И 9, вторую схему И 10, вторую дополнительную схему И 11, схему HE 12, дополнительную схему НЕ 13 и блок управления 14. Регистр множимого

2, сдвиговМй регистр 5 и регистр произведения 7 имеют по g двоичных разрядов, а сумматор 6 и регистр множителя 4 имеют по tl+ 1 двоичных разрядов.

Устройство работает следующим образом

В исходном состоянии во всех разрядах регистра множимого 2 и регистра множителя 4 записаны единицы, в сдвиговомрегистре 5 записана единица в крайнем правом разряде, а сумматор 6 и регистр произведения 7 установлены в нулевое состояние. К началу r. Toro цикла вычисления (= 1, 2, ...... tl, ) на первый и второй входы устройства поступают очередные -тые разряды соответственно множимого и множителя, а в сдвиговом регистре

5 записана единица в -том разряде.

Каждый цикл вычисления состоит из трех тактов. В первом такте. сигнал блока управления 14 поступает на вход первой схемы И Я и на вход первой дополнительной схемы И 9. При этом очередная цифра L -%ого разряда множимого через первую дополнительную схему И 9 и первый коммутатор 1 записывается в j, -тый разряд регистра множимого 2 и, кроме того, через схему НЕ 12 и первую схему И 8 управляет выдачей кода регистра множителя 4. Если значение очередной цифры множимого равно нулю, то происходит суммирование кодов сумматора 6 и регистра множителя 4. Во втором такте блок. . г I управления 14 выдает сигнал на вход второй схемы И 10 и на вход второй дополнительной схемы И 11, в результате чего

Р цифра -того разряда множителя записывается обратным кодом в -тый разряд регистра множителя 4 через дополнитель- . ную схему НЕ 13, вторую дополнительную схему И 11 и второй коммутатор 3, В этом же такте очередной разряд множите-: ля через вторую схему И 10 управляет выдачей кода регистра множимor î 2 в .сумматор 6. Суммирование кодов сумма,тора 6 и регистра множимого 2 осуществляется в том случае, когда значение цифры множителя равно единице. В третьем ,такте по сигналу блока управления 14, по ступающему на управляющие входы сумматора 6 и регистра произведения 7, а также на вход сдвигового регистра 5, производится левый сдвиг на один двоичный разряд содержимого сдвигового регистра

5 и сдвиг вправо на один двоичный разряд содержимого сумматора 6 и регистра произведения 7. При сдвиге очередной раз. ряд кода произведения переписывается из сумматора 6 в регистр произведения 7.

На этом заканчивается очередной цикл вычисления. После выполнения и циклов вычисления результат находится в регистре произведения 7 и в tl. младших разрядах сумматора 6.

15.

Предмет изобретения

451079

Составитель В. 6НВ

И. Каранд ашова Л.Дзесова

Техред Корректор

О. Стенина

Редактор

Заказ

Предприятие «Патент>, Москва, Г-59, Бережковская наб.. 24 с2 Изд. М одф Тираж

Подписное

11НИИ11И Государственного комитета Совета Миннстрог СССР яо делам изобретений н открытий

Москва, 113035, Раушская наб., 4

Множительное устройство последовательного действия

Элемент однородной структуры // 451077

Устройство для вычисления коэффициентов многочлена // 450171

Устройство для деления чисел, представленных в число- импульсных кодах // 450170

Устройство для умножения // 450169

Устройство для пакетного умножения чисел // 450168

Устройство для деления двоичных чисел // 450167

Вычислитель разности двух чисел // 450166

Разряд троичного комбинационного вычитателя // 450165

Сумматор // 450164

Бортовая система регистрации полетных данных // 2101755

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Ячейка однородной среды // 2103724

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Модуль матричного коммутатора // 2110831

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Сжиматель выделяемых символов в двоичной комбинации // 2110832

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Модуль матричного коммутатора // 2116664

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации специализированных мультипроцессорных вычислительных систем, микроконтроллерных сетей и средств параллельного обмена информацией в измерительных системах

Способ оперативной диагностики состояний многопараметрического объекта по данным измерительной информации // 2125294

Изобретение относится к области структурного распознавания образцов и может быть использовано в автоматизированных системах оперативной диагностики технического и функционального состояний многопараметрического объекта по данным измерительной информации, а также в системах идентификации, распознавания, контроля и диагностики технического и функционального состояния изделий авиационной и космической промышленности, энергетике, магистральных трубопроводов и т.п

Устройство для мультипрограммирования конвейерных систем // 2127898

Изобретение относится к вычислительной технике и преимущественно может найти применение при автоматизированном составлении расписаний работы детерминированных систем конвейерного типа, широко используемых в настоящее время на производстве, транспорте, учебном процессе, военной области, науке, например статистическом моделировании (по методу Монте-Карло), и в других областях, где технологические процессы представляют собой конвейерные системы

Ячейка однородной ветвящейся полиномиальной среды // 2129297

Изобретение относится к области вычислительной техники и техники передачи дискретной информации

Ячейка однородной полиномиально-вычислительной среды // 2129298

Изобретение относится к области вычислительной техники и техники передачи дискретной информации