Устройство для деления чисел

Авторы патента:

G06F7/39 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)

ОПИСАНИЕ

ИЗОЬЕЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (п1 44846!

Всае Ооеетскнк

Социалистических

Рвсоублик (61) Зависимое от авт. свидетельства (22) Заявлено 12.04.72 (21) 1771862/18-24 с присоединением заявки № (32) Приоритет

Опубликовано 30.10.74. Бюллетень № 40

Дата опубликования описания 10.07.75 (51) М. Кл. G 06f 7, 39

Гоеударетвеииый комитет

Совета Министров СССР но делам изобретений и открытий (53) УДК 681.325.5 (088.8.) (72) Авторы изобретения

А. Я. Гринблат и Л. E. Солтан (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИСЕЛ

Изобретение относится к области цифровой вычислительной техники и может быть использовано в измерительной и обрабатывающей аппаратуре специального назначения.

Известно устройство для деления двух двоичных чисел, содержащее регистр делителя, сумматор делимого, схемы «И», блок формирования тактов, блок управления, причем выходы разрядов регистра делителя соединены с соответствующими потенциальными входами схем «И», импульсные входы которых объединены и соединены с первым выходом блока формирования тактов, а их выходы соединены с одноименными входами разрядов сумматора делимого, первый выход блока управления соединен со сдвиговым входом сумматора делимого, входы разрядов сумматора делимого регистра делителя соединены с входными шинами соответствующих разрядов делимого и делителя.

Такое устройство сложно, реализуется на большом объеме оборудования и включает в себя громоздкие узлы (устройство нормализации чисел и выделения мантиссы, блок порядков чисел). Для индикации результаты, полученные в двоичном коде, требуется преобразовывать в двоично-десятичный код.

Цель изобретения вЂ” упрощение устройства.

Цель достигается тем, что предлагаемое устройство содержит декадный счетчик частного и схему сравнения, причем счетный вход целой части частного декадного счет5 чика и счетный вход дробной части декадного счетчика частного соединены соответственно с вторым и третьим выходами блока управления, четвертый выход которого соединен с первым входом схемы сравнения, а вход

10 его вЂ” с первым выходом схемы сравнения, второй, третий и четвертый входы которой соединены соответственно с вторым выходом блока формирования тактов, выходом сумматора делимого и выходом старшего разряда

15 регистра делителя, второй выход схемы сравнения соединен с входом блока формирования такта.

На чертеже изображена блок-схема предлагаемого устройства.

20 Устройство содержит регистр делителя 1, группу схем «И» 2, схему сравнения 3, сумматор делимого 4, декадный счетчик частного 5, блок управления 6, блок формирования тактов 7, вход делимого 8, вход дели25 теля 9.

Работает устройство следующим образом.

До начала операции деления в сумматор

4 заносится двоичный код делимого, а в регистр 1 вЂ” двоичный код делителя. Пер30 вым тактом с блока формирования 7 в схеме

448461 сравнения производится сравнение кодов делимого и делителя по абсолютной величине с целью выяснения наличия целой части.

В том случае, если делимое больше делителя, с выхода схемы сравнения 3 на блок управления 6 поступает «единичный» сигнал, на основании которого из блока управления во втором такте на счетный вход целой части частного декадного счетчика 5 поступает импульс. Импульс второго такта из блока 7 также в этом случае осуществляет передачу числа делителя в сумматор в инверсном коде. Таким образом происходит вычитание из числа делимого числа делителя, в сумматоре остается остаток, а в счетчике частного записываются единица. Далее работа делителя повторяется: если остаток в сумматоре больше делителя, то в декадном счетчике частного записывается число два, а в сумматоре -происходит= =вычитание из первого остатка числа делителя. Так работа делителя продолжается до тех пор, пока остаток в сумматоре не станет меньше делителя.

В этом случае со схемы сравнения 3 поступает «нулевой» потенциал, запрещающий появление импульса на счетном входе единиц декадного счетчика частного 5 и разрешающий формирование в блоке управления

6 трех тактов сдвига остатка делимого, который меньше делителя на три разряда (умножение на 8), а также подключающий счетный вход декады дробной части декадного счетчика частного 5 к выходу счетных импульсов блока управления. Затем схема сравнения 3 устанавливается в начальное положение импульсом сброса с блока управления. Далее устройство производит деление с получением десятых долей частного таким же образом, как и ранее при получении целого числа частного, с той только разницей, что единицы счета поступают на вход дробной части частного декадного счетчика 5.

Так продолжается до тех пор, пока остаток в сумматоре снова не станет меньше делителя.

Если необходимо получить частное не точ5 нее, чем до десятых долей, то на этом операция деления заканчивается. Результат вычисления оказывается записанным в двоичнодесятичном коде в декадном счетчике частного. Если необходимая точность деления вы10 ше, то работа делителя продолжается аналогично ранее описанному алгоритму.

Предмет изобретения

Устройство для деления чисел, содержа15 щее регистр делителя, сумматор делимого, схемы «И», блок формирования тактов, блок управления, причем выходы разрядов регистра делителя соединены с соответствующими потенциальными входами схем «И», им20 пульсные входы которых соединены с первым выходом блока формирования тактов, а их выходы соединены с одноименными входами разрядов сумматора делимого, первый выход блока управления соединен со сдвиговым

25 входом сумматора делимого, входы разрядов сумматора делимого и регистра делителя соединены с входными шинами делимого и делителя, отличаю tuееся тем, что, с целью упрощения устройства, оно содержит

30 декадный счетчик частного и схему сравнения, причем счетный вход целой части частного декадного счетчика и счетный вход дробной части декадного счетчика частного соединены соответственно с вторым и третьЗ5 им выходами блока управления, четвертый выход которого соединен с первым входом схемы сравнения, а вход его вЂ” с первым выходом схемы сравнения, второй, третий и четвертый входы которой соединены соответ40 ственно с вторым выходом блока формирования тактов, выходом сумматора делимого и выходом старшего разряда регистра делителя, второй выход схемы сравнения соединен с входом блока формирования тактов.

448461

Составитель Э. Сечина

Техред М. Семенов

Корректор Л. Брахннна

Редактор И. Орлова

Типография, пр. Сапунова, 2

Заказ 1604/15 Изд. Жа 1421 Тираж 624 Подписное

LIHNNIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35, Раушская наб., д. 4/5

Похожие патенты:

Элемент однородной структуры // 447712

Устройство для ускоренного деления // 446058

Однородная вычислительная среда // 443382

Множительное устройство // 442472

Устройство для обработки и передачи информации // 442471

Разряд двоично-десятичного сумматора // 441562

Устройство для умножения // 439808

Устройство для умножения чисел, представленных фазо- импульсными кодами // 439807

Сумматор с управляемым переносом // 439806

Устройство для возведения в квадрат чисел, представленных число-импульным кодом // 438989

Бортовая система регистрации полетных данных // 2101755

Изобретение относится к вычислительной технике и предназначено для регистрации и контроля входных параметров, а именно, параметров полета летательного аппарата

Ячейка однородной среды // 2103724

Изобретение относится к вычислительной технике и, в частности, к архитектурам перестраиваемых матричных процессорных СБИС, использующих структурную перестройку (реконфигурацию), т.е

Многофункциональное устройство генина а.и. (варианты) // 2106673

Изобретение относится к электроизмерениям, автоматике, импульсной, преобразовательной и др.технике и может быть использовано в качестве многофункционального устройства, например, сравнение фаз или напряжений, или длительностей, или формирователей в интегральном исполнении

Модуль матричного коммутатора // 2110831

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации мультипроцессорных систем, абонентских систем связи с децентрализованным управлением, коммутационных средств параллельного обмена информацией в измерительных системах

Сжиматель выделяемых символов в двоичной комбинации // 2110832

Изобретение относится к цифровой связи и может быть использовано в выделителях канальных цифровых сигналов для поеобразования структуры двоичной комбинации сжатием выделяемых символов

Модуль матричного коммутатора // 2116664

Изобретение относится к вычислительной технике и может быть использовано при построении средств коммутации специализированных мультипроцессорных вычислительных систем, микроконтроллерных сетей и средств параллельного обмена информацией в измерительных системах

Способ оперативной диагностики состояний многопараметрического объекта по данным измерительной информации // 2125294

Изобретение относится к области структурного распознавания образцов и может быть использовано в автоматизированных системах оперативной диагностики технического и функционального состояний многопараметрического объекта по данным измерительной информации, а также в системах идентификации, распознавания, контроля и диагностики технического и функционального состояния изделий авиационной и космической промышленности, энергетике, магистральных трубопроводов и т.п

Устройство для мультипрограммирования конвейерных систем // 2127898

Изобретение относится к вычислительной технике и преимущественно может найти применение при автоматизированном составлении расписаний работы детерминированных систем конвейерного типа, широко используемых в настоящее время на производстве, транспорте, учебном процессе, военной области, науке, например статистическом моделировании (по методу Монте-Карло), и в других областях, где технологические процессы представляют собой конвейерные системы

Ячейка однородной ветвящейся полиномиальной среды // 2129297

Изобретение относится к области вычислительной техники и техники передачи дискретной информации

Ячейка однородной полиномиально-вычислительной среды // 2129298

Изобретение относится к области вычислительной техники и техники передачи дискретной информации