Устройство для моделирования гибридной вычислительной системы

Союз Советских

Социалистииеских

Республик

К АВТОРСКОМУ СВИД (61) Дополнительное к авт. св (22) Заявлено 23.03.73(21) 1 с присоединением заявки № (23) Приоритет(43) Опубликовано 25. 10.7 ф (45) Дата опубликования опи

7/48

Гнсуврстаенны9 квинтет йнвта ФЬннарнн CCCP нн делам нанбрнтнннй н открьтнй. 335.8

088.8) (721 Авторы изобретения

Ю. М. Харазишвили, В. И. Моржов и А. Г. Шевелев (71) Заявитель Киевский ордена Трудового Красного Знамени институт инженеров гражданской авиации (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯ ГИБРИДНОЙ

ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Изобретение относится к вычислительной технике и может быть применено для исследования влияния временной задержки ЦВМ на гибридное решение проектируемой гибридной вычислительной системы на универсальных аналоговых вычислительных машинах (АВМ ).

Известны устройства, предназначенные для решения аналогичной задачи, котоу>ые содержат измеритель времени, выход кото- )0 рого соединен с управляющим входом первой аналоговой вычислительной машины и через блок прерывания - с ее входом "останов" и входом "пуск" второй аналоговой вычислительной машины, управляющий вход )б которой непосредственно, а вход "останов". через второй блок прерывания соединены с . выходом второго измерителя времени. Однако известное устройство имеет сравнительно низкую точность моделирования гибрид- 20 ной вйчислительной системы.

Цель изобретения - повысить точность работы.

Предлагаемое устройство. содержит две группы запоминающих ячеек, состоящих из 25 последовательно соединенных интеграторов, выходы первой аналоговой вычислительной машины через запоминающие ячейки первой группы соединены с входами второй аналоговой вычислительной машины, выходыкоторой через запоминающие ячейки второй группы соединены с входами первой аналоговой вычислительной машины; управляющие входы запоминающих ячеек первой группы присоединены к,выходам "пуск" и "останов" первой аналоговой вычислительной машины, а управляющие входы второй группы запоминающих ячеек — к выходам пуск и "останов второй аналоговой вычислительной машины.

Структурная схема устройстве приведена, на чертеже. э Устройство содержит первую и вторую аналоговые вычислительные машины 1,2; первый и второй измерители времени 3 и 4, первый и второй блоки прерывания 5 и 6 и, соединенные последовательно. интеграторы 7 и 8, объединенные в запоминающие ячейки 9 первой группы и 10 второй группы.

447725

Устройство работает следующим образом.

Перед началом решения, когда обе аналоговые вычислительные машины 1 и 2 находятся в режиме "исходное положение,: интеграторы 7 и 8 запоминающих ячеек 9 и

10 находятся в режиме "слежение . Таким образом„начальные условия в виде напряжений появляются на выходах запоминающих ячеек 9 и 10, соединенных с входами

АВМ 1и2.

Предположим, что необходимо исследо,вать влияние временной задержки ЦВМ на гибридное решение при различных значениях Т: 0,02сек, 0,1 сек, 0,2 сек. Для того, чтобы избежать дополнительной погрешности, связанной с тем, что время задержки ЦВМ (Т) может быть сравнимо с временем переключения релейных ключевых схем, управляющих работой интеграторов

АВМ, вводят растянутый в пятьдесят раз масштаб времени. Тогда заданные значения задержки Т соответственно равны 1 сек

; 5 сек и 10 сек.

Для моделирования времени задержки используют сигналы прерывания измерителей времени 3 и 4, следующие с частотой

1 гц, 0,2 гц и 0,1 гц соответственно, При нажатии кнопки "пуск» АрМ i1 прои,ходит запуск измерителя времени 3 и начинается интегрирование аналоговой части задачи. Одновременно с этим, сигнал пуск"

ABM 1 переводит интеграторы 7 запоминающи ячеек 9 в режим "хранение", а интеграторы

8 находятся в режиме "слежение" (имитация процесса аналого-цифрового преобразования). Интегрирование аналоговой части эадачи происходит со "старыми" цифровыми входами, так как "новые" цифровые входы будут вычислены по истечении времени Т.

По истечении времени Т с измерителя ,времени 3 поступает сигнал прерывания на блок прерывания 5 для получения сигнала необходимой длительности и амплитуды (например, чувствительное реле с запоминающим конденсатором, подключенным параллельно обмотке управления), который переводит АВМ 1 в режйм "останов" и одновременно АВМ 2 в режим "пуск".

При этом интеграторы 7 .и 8 запоминающих ячеек 9 переводятся в режим "слежение и хранение" соответственно, а интеграторы 7 и 8 запоминающих ячеек

10 переводятся в режим хранение" и

"слежение" соответственно. По истечении времени Т измеритель времени 4 форми4 рует аналогичный сигнал прерывания, который, проходя через блок прерывания 6 переводит АВМ 2 в режим "останов", а

АВМ 1 в режим "пуск". При этом интеграторы 7 и 8 запоминающих ячеек 10 переводятся в режим "слежение и "хранение", Фт т" соответственно, а интеграторы 7 и 8 запоминающих ячеек 9 переводятся в режим

1 хранение и "слежение соответственно.

Таким образом, пока АВМ 2 вычисляет новые" цифровые входы в аналоговую вы,числительную машину 1, аналоговая информання должна была "устареть на время задержки ЦВМ,.что и было выполйено. Да- лее циклы повторяются до истечения задан- :; ного времени интегрирования. На выходах запоминающих ячеек 9 и 10, моделирующих аналого-цифровые и цифре-аналоговые преобразования (количество запоминающих пар 0 определяется числом каналов прямого и обратного преобразования ), формируется, таким образом, задержанная во времени последовательность уровней, равная значе ниям квантуемых ординат.

Предмет изобретения

Устройство для моделирования гибридной вычислительной системы, содержащее

30 первый измеритель времени, выход которого соединен с управляющим входом первой

l аналоговои вычислительной машины и через первый блок прерывания — с ее входом

"останов" и входом "пуск" второй аналого35 вой вычислительной машины, управляющий вход которой непосредственно, а вход "останов" через второй блок прерывания соединены с выходом второго измерителя времени, о т л и ч а ю щ е е с я тем, что, 40 с целью повышения точности работы оно

I содержит две группы запоминающих ячеек,,состоящих из последовательно соединенных интеграторов, выходы первой аналоговой вычислительной машины через запоминаю-

45 щие ячейки первой группы соединены с входами второй аналоговой вычислительной машины, выходы которой через запоминающие ячейки второй группы соединены с входами первой аналоговой вычислительной машины; управляющие входы запоминающих ячеек первой группы присоединены к выходам "пуск" и "останов" первой аналоговой вычислительной машины, а управляющие входы второй группы запоминающих ячеек - . к выходам пуск" и останов" второй аналоговой вычислительной машины.

447725

Составитель И.Шемнтона

Редактор О.Кунина

Техред A.äåìåíòüåââ Корректор Е.Рожкова

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий.

Москва, 1l3035, Раушская наб., 4

Предприятие <Патент», Москва, Г-59, Бережковская наб., 24

Заказ g9$$ Изл. И $g) Тнрак 624

Подписное