Преобразователь скважности импульсов в код

О П И С А Н И Е;(») 434592

ИЗОБРЕТЕНИЯ!

Союз Советских.

Социалистических

Республик (61) Зависимое от авт. свидетельства (22) Заявлено 15.07.71 (21) 1684158!26-9 с присоединением заявки № (32) Приоритет (51) М. Кл. Н 03k 13/02

Государственный комитет

Совета Министров СССР оо делам изобретений и открытий

I Опубликовано 30.06.74. Бюллетень № 24

1 (Дата опубликования описания 19.12.74 (53) УДК 681.325(088.8) (72) Авторы изобретения

А. А. Богородицкий, В. Г. Ермаков, А. Г. Рыжевский и

В. М. Шляндин

Пензенский политехнический институт (71) Заявитель

p rl Ò Á о. % 1( (54) ПРЕОБРАЗОВАТЕЛЬ СКВАЖНОСТИ ИМПУЛЬСОВ В КОД

Изобретение относится к области цифрового приборостроения и может использоваться для точного преобразования скважности импульсов в код в широком диапазоне частот.

Известны преобразователи скважности импульсов в код, содержащие стабилизаторы тока, соединенные через ключи и интегратор со сравнивающим устройством, триггер управления, селекторы периода, схемы совпадения, схемы сборки, делитель частоты и счет- 10 чик.

С целью сокращения времени преобразования при сохранении заданной точности в предлагаемый преобразователь введены дополнительный стабилизатор тока, дополнительный 15 ключ, дополнительный счетчик и две схемы совпадения, управляемые триггером управления, причем вход всего устройства через одну схему совпадения соединен с дополнительным счетчиком, а через другую с допол- 20 нительным ключом, через который дополнительный стабилизатор тока соединен с входом интегратора.

На чертеже приведена блок-схема предлагаемого преобразователя скважности импуль- 25 сов в код.

Преобразователь содержит стабилизаторы

1 и 2 1ока, ключи 3 и 4, дополнительный ключ

5, интегратор 6, сравнивающее устройство 7, триггер 8 управления, селектор 9 периода, 30 счетчик 10, вентил" 11, дополнительный стабилизатор 12 тока, схемы совпадения 13 и 14 и дополнительный счетчик 15.

Преобразователь работает следующим образом.

Перед началом измерения триггер 8 управления установлен в состояние, соответствующее наличию сигнала на выходе 16. При этом сигнал с выхода селектора 9 периода открывает ключ 3 на время Т длительности периода следования импульсов, через который стабильным током 11 от стабилизатора 1 тока заряжается (заряд д1=11 T„) интегратор 6.

Через ключ 4, который открывается с приходом каждого импульса на время t„равное длительности импульса, стабильным током I от стабилизатора 2 тока, интегратор 6 разряжается (q =I2. t,) . Момент полного разряда интегратора 6 определяется сравнивающим устройством 7.

В счетчике 1С фиксируется число и импульсов 1, соответствующее значению старших разрядов цифрового эквивалента скважностп импульсов. Г1о окончании (n+I)-го импульса

11?1тегратор оказываe rcя зapяжснным зарядом противоположного знака до значения =Ig((и+1),.— Т,, j. В момент перезаряда интегратора сравнивающее устройство 7 выдает импульс, переводящий триггер 8 управления в состояние, соответствующее наличию

434592

Предмет изобретения

Составитель В. Ермаков

Редактор Е. Караулова Техред Г. Васильева Корректор А. Васильева

Заказ 3313/15 Изд. № 1836 Тираж 811 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 сигнала на выходе 17. При этом сигнал с управляющего входа вентиля 11 снимается и передается на один из входов схем совпадения 13 и 14. С приходом на вход преобразователя каждого импульса сигнал с выхода схемы совпадения 13 на время tx, ðàBíîå длительности импульса, открывает дополнительный ключ 5, через который интегратор 6 заряжается разностным током I 3 — l на заряд

Чз=4(1з — 12), .причем 1з = 1з(1+6 —" ), где

h — основание системы считания; и — число разрядов цифрового эквивалента преобразуемой скважности импульсов, оцениваемых на данном этапе преобразования, В момент повторного перезаряда интегратора б сравнивающее устройство 7 возвращает триггер 8 управления в исходное состояние, В дополнительном счетчике 15 фиксируется число и импульсов 4, соответствующее значению младших разрядов цифрового эквивалента преобразуемой скважности импульсов.

При I =I> уравнение преобразователя, скважности импульсов в код имеет вид

7х х = n+h —" (hñà n,)

Фх т. е. отсчет с дополнительного счетчика 15 должен сниматься в дополнительном коде.

Максимальное время измерения преобразователя определяется выражением т.„„,=т.(ь - -+ь 1, где P — общее число оцениваемых разрядов.

С целью уменьшения влияния нестабильности значений зарядных токов и порога срабатывания сравнивающего устройства в преобразователе возможно задание четного числа циклов «заряд — разряд» интегратора с последующим усреднением результата преобразования.

С целью дополнительного сокращения времени преобразования в преобразователе скважности импульсов возможно использование поразрядного метода оценки числа а разрядов цифрового эквивалента преобразуемой скважности импульсов.

Преобразователь скважности импульсов в код, содержащий стабилизаторы тока, соединенные через ключи и интегратор со сравни20 вающим устройством, триггер управления, селектор периода, схему совпадения, вентиль и счетчик, отл ич а ющий ся тем, что, с целью сокращения времени преобразования при сохранении заданной точности, в него введены

25 дополнительный стабилизатор тока, дополнительный ключ, дополнительный счетчик и две схемы совпадения, управляемые триггером управления, причем вход всего устройства через одну схему совпадения соединен с дополни30 тельным счетчиком, а через другую с дополнительным ключом, через который дополнительный стабилизатор тока соединен с входом интегратора.