Частотно-импульсное множительно-делительноеустройство
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ 11 424188
Союз Советских
Социалистимеских
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 3ависимое от авт. свидетельства (22) Заявлено 02.06.72 (21) 1790993/18-24 с присоединением заявки № (32) Приоритет
Опубликовано 15.04.74. Бюллетень ¹ 14
Дата опубликования описания 24.09.74 (51) М. Кл. G 06j 3/00
Государственный комитет
Совета Министров СССР во делам изобретений и открытий (53) УДК 681.335.813 (088.8) (72) Авторы изобретения
Г. О. Паламарюк и А. К. Костеиич (71) Заявитель
Рязанский радиотехнический институт (54) ЧАСТОТНО-ИМПУЛЬСНОЕ МНО)КИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ
УСТРОЙСТВО
Изобретение относится к вычислительной и измерительной технике. Оно может быть использовано в качестве математического узла, выполняющего множительно-делительную операцию, или в качестве устройства для усиления частоты.
Известно устройство подобного назначения, содержащее разомкнутое множительно-делительное устройство, реверсивный счетчик, преобразователь кода в напряжение, управляемый генератор частоты, анализатор динамической ошибки, в состав которого входит реверсивный счетчик, группу импульсно-потенциальных схем совпадения, запоминающее устройство, состоящее из счетчика импульсов и схем совпадения и вычитающее устройство.
Оно характеризуется большим временем переходного процесса, определяемым параметрами следящей системы (апериодическое звено).
Целью изобретения является увеличение быстродействия устройства и получение мгновенного (периодного) значения выходной частотно-импульсной последовательности. Это достигается тем, что устройство содержит ключи, интегратор и блок выделения разности периодов, входы которого подключены к шине входной частоты, выходу схемы «ИЛИ» и выходу реверсивного счетчика, а выходы соединены со вторым входом первой схемы «И» и с первыми входами четвертой и пятой схем «И», вторые входы которых подключены к выходу временного калибратора; выходы четвертой и пятой схем «И» соединены с первыми входами соответственно первого и второго ключей, вторые входы которых присоединены к выходу блока деления напряжения на код; выход первого ключа через второй инвертор, а выход второго ключа непосредственно присоеди10 иены ко входам интегратора, выход которого подключен ко входам управляемого генератора частоты и блока деления напряжения На чертеже приведена структурная схема 15 устройства. Устройство содержит интегратор 1, блок деления напряжения на код 2, состоящий из усилителя постоянного тока 3 и преобразователя кода в напряжение 4; счетчик импульсов 5; уп20 равляемый генератор частоты 6; инверторы 7 и 8; ключи 9 и 10, временный калибратор 11; реверспвный счетчик 12; схемы «И» 13, 14, 15, 16 и 17, схемы «ИЛИ» 18 и 19; множительноделительный блок 20; блок выделения разно25 сти периодов 21, включающий три триггера 22, 23 и 24, схемы «И» 25 и 26, элемент задержки 27 и формирователь импульсов 28. В устройстве шины входных частот 29 (F,, F2 и F3) соединены с входами множительно-дели30 тельного блока 20. Кроме того, шина частоты 424188 F соединена с единичными установочными входами триггеров 22 и 24, входами схем «И» 14 и 15 и через элемент задержки 27 — со входом схемы «И» 25. Выход множительноделительного блока 20 через схему «И» 13 соединен с суммирующим входом реверсивного счетчика 12 и входом счетчика импульсов 5, выходы триггеров которого подключены к кодовым шинам блока деления напряжения на код 2, выходом соединенного со входами ключей 9 и 10. Ключ 10 выходом соединен с одним входом интегратора 1, который другим входом через второй инвертор 8 соединен с выходом ключа 9, а выходом — со входами блока деления напряжения на код 2 и управляемого генератора частоты 6. Выход управляемого генератора частоты 6 соединен с шиной выходной частоты Р„входом временного калибратора 11, вычитающим входом реверсивного счетчика 12, единичные выходы триггеров которого соединены со входами первой схемы «ИЛИ» 18, выходом подключенной ко входу схемы «И» 25 и входу первого инвертора 7. Выход последнего через третью схему «И» 15 соединен со входом схемы «ИЛИ» 19, выход которой подключен к шинам установки в нуль счетчика импульсов 5 реверсивного счетчика 12, а второй вход схемы «ИЛИ» 19 подключен к выходу второй схемы «И» 14, которая входом соединена с единичным выходом старшего триггера реверсивного счетчика 12 и через формирователь импульсов 28 — со входом схемы «И» 26 и единичным установочным входом триггера 23. Нулевой установочный вход триггера 23 соединен с выходом схемы «И» 25 и нулевым установочным входом триггера 24, у которого единичный выход соединен со входом первой схемы «И» 13. Кроме того, единичный выход триггера 23 через схему «И» 26 соединен с нулевым установочным входом триггера 22, который нулевым выходом соединен со входом схемы «И» 16, которая выходом подключена ко входу первого ключа 9, а вторым входом — к выходу временного калибратора 11 и входу пятой схемы «И» 17, второй вход которой подключен к нулевому выходу триггера 23, а выход — ко входу второго ключа 10. Рассмотрим работу устройства для случаев, когда входная частота F< увеличивается и уменьшается. В установившемся режиме число импульсов выходной частоты за период Т вЂ” — 1/F< равно числу импульсов в «пачке» Nr — — F>/F>, и к моменту прихода импульса частоты Fr реверсивный счетчик 12 будет обнулен. В этом случае триггеры 22 и 23 находятся в единичном состоянии, а триггер 24 — в нулевом. Поэтому импульсы выходной частоты F, не проходят через схемы «И» 16 и 17 на вход ключей 9 и 10, т. е. цепь обрапной связи интегратора 1 разорвана. Установка счетчика 5 в нулевое состоя ние происходит через схему «И» 15, которая открыта инвертированным потенциалом с выхода схемы «ИЛИ» 18. Выход последней 65 подключен к единичным выходам триггера реверсивного счетчика 12, т. е. при обнуленном реверсивном счетчике 12 на выходе первого инвертора 7 будет разрешающий потенциал. Если период Т увеличился и стал равен Т „— — Т,,, +AT, тогда при переходе реверсивного счетчика из состояния 00... 00 в состояние 11 ... 11 (что соответствует значению кода — 1) от перепада потенциала на выходе старшего триггера реверсивного счетчика 12 триггер 22 устанавливается в нулевое состояние, и на вход ключа 9 с выхода временного калибратора 11 поступают импульсные частоты F длительностью То. Среднее значение напряжения на выходе ключевой схемы 7 равно в о т у2 ор — - инт К,Ю, где К вЂ” коэффициент усилителя постоянного тока; К вЂ” коэффициент пропорциональности; UÄ,. — напряжение интегр а тор а; Nr — число импульсов в «пачке». Таким образом, до момента прихода импульса частоты F<, т. е. на время (+AT), в цепь обратной связи интегратора 1 включено устройство, воспроизводящее квадратичную зависимость, причем напряжение, снимаемое с интегратора, дважды инвертируется. Закон изменения напряжения на выходе интегратора 1 определяется из выражения U 7. = т, 1. +Ьт/т„, + ст КЯС Пришедший импульс частоты F< устанавливает триггер 22 в единичное состояние, тем самым закрывая четвертую схему «И» 16 и разрывая обратную связь интегратора 1. Этот же импульс, проходя вторую схему «И» 14, устанавливает в нулевое состояние реверсивный счетчик 12 и счетчик импульсов 5. Разрешающий потенциал на вторую схему «И» 14 подается с единичного счетчика 12, который находится в единичном состоянии при отрицательном числе в реверсивном счетчике. При уменьшении периода T,„= Т1,., — ЬТ к моменту прихода импульса частоты Fr в реверсивном счетчике 12 останется определенное число б несписанных импульсов. Тогда схемы «И» 14 и 15 будут закрыты и счетчики 12 и 5 не обпулются. Импульс частоты F,, задержанный в элементе задержки 27, через открытую схему «И» 25 подается на нулевые установочные входы триггеров 23 и 24. Интервал времени (— AT) будет равен ЬТ=б Т, текущее и закончится при переходе реверсивного счетчика 12 из состояния 00... 00 в 11 ... 11. Импульс, сформированный or перепада, установит триггер 23 в единичное состояние, но не пройдет схему «И» 26, так как имеется задержка в установке триггера 23. 424188 Напряжение на выходе интегратора о кнт— ьт т, Следующий импульс частоты F< устанавливает триггер 24 в единичное состояние, т. е. разрешает прохождение «пачек» импульсов через схему «И» 17, и, проходя схему «И» 14, устанавливает счетчики 12 и 5 в нулевое состояние. Задержанный в элементе задержки 27 импульс частоты Еь не проходит схему «И» 25 и триггер 23 остается в единичном состоянии. Таким образом, устройство позволяет при уменьшении частоты F< к концу первого периода измененной частоты получить необходимое значение выходной частоты F„, à при увеличении входной частоты F — точное значение выходной частоты через два периода частоты F . Предмет изобретения Частотно-импульсное множительно-делительное устройство, содержащее множительноделительный блок, входы которого подключены .к шинам входнbIx частот, а выход соединен с первым входом первой схемы «И», выход которой присоединен к первому входу реверсивного счетчика и первому входу счетчика импульсов, выходы которого соединены со входами блока деления напряжения на код; управляемьш генератор частоты, выход которого соединен с выходом устройства, входом временного калибратора и вторым входом реверсивного счетчика, выходы которого присоединены к первому входу второй схемы «И» и входам первой схемы «ИЛИ», выход которого через первый инвертор соединен с первым входом третьей схемы «И», вторые входы указанных схем «И» присоединены к шине вход10 ной частоты, а их выходы через вторую схему «ИЛИ» подключены ко второму входу счетчика импульсов и входу «установка в нуль» реверсивного счетчика; второй инвертор и схемы «И», отличающееся тем, что, с у целью повышения быстродействия, оно содержит ключи, интегратор и блок выделения разности периодов, входы которого подключены к шине входной частоты, выходу схемы «ИЛИ» и выходу реверсивного счетчика, а вы о ходы соединены со вторым входом первой схемы «И» и с первыми входами четвертой и пятой схем «И», вторые входы которых подключены к выходу временного калибратора; выходы четвертой и пятой схем «И» соединены с первыми входами соответственно первого и второго ключей, вторые входы которых присоединены к выходу блока деления напряжения на код; выход первого ключа через второй инвертор, а выход второго ключа непосредственно присоединены ко входам интегратора, выход которого подключен ко входам управляемого генератора частоты и блока деления напряжения на код. 424188 Редактор Л. Тюрина Корректор Т. Хворова Заказ 2454/18 Изд. ¹ 1470 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, 7К-35, Раушская иаб., д. 4)5 Типография. пв. Сапунова, 2 Pj и — (Составитель О. Сахаров Техред Т. Курилко
