Пересчетная схема

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (6l) Зависимое от авт. свидетельства (22) Заявлено 14.07.71 (21) 1668538/18-24 с присоединением заявки № (32) Приоритет

Опубликовано !5.04.74. Бюллетень ¹ 14

Дата опубликования описания 11.09.74 (51) М. Кл. G 06F1/00

Государственный комитет

Совета Мииистрое СССР во делам изаеретекий и открытий (53) УДК 681.326.35 (088.8) (72) Авторы изобретения

Д. О. Яковлев, В. Н. Номоконов, Д. И. Степановский и Б. П. Подкопаев (71) Заявитель (54) ПЕРЕСЧЕТНАЯ СХЕМА

3 и 4, триггера 5 с раздельными входами и схемы «И» б.

Для каждого конкретного значения требуемого коэффициента пересчета определенные выходы триггеров регистра 1 подключаются к схеме 2 логической обратной связи. Выходы дешифраторов 3 и 4 подключены к соответствующим прямым и инверсным выходам регистра 1, причем оба дешифратора 3 и 4 дето шифрируют соседние комбинации, отличающиеся значениями старших разрядов регистра 1. Соседними комбинациями являются комбинации, соответствующие состояниям регистра 1 в двух следующих друг за другом так15 тах. Выход дешифратора 3 подключен ко входу «Установка 1» триггера 5. Ко второму входу триггера 5 подключен вход пересчетной схемы. Выход триггера 5 совместно с выходом дешифратора 4 подключен ко входам

20 схемы «И» б.

При правильной работе пересчетной схемы на входах дешифраторов 3 и 4 один последовательно за другим с заданным периодом появляются дешифрируемые комбинации. Импульс с выхода дешифратора 3 с задержкой по отношению к тактовому входному сигналу, обусловленной временем переходных процессов в триггерах регистра 1 и дешифратора 3, задним фронтом воздействует на вход тригзО гера 5, переводя его в состояние «1». В этот

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при создании синхронизаторов и генераторов кодов.

Известны пересчетные схемы, выполненные на регистре сдвига с логической обратной связью и дешифрирующей схемой совпадения.

Недостатком известных схем является то, что при отказах отдельных элементов возможно как пропадание выходных сигналов, так и появление ложных, так как при отказах отдельных элементов схемы дешифрируемая комбинация может появляться с ошибочным периодом.

Целью изобретения является повышение надежности устройства.

Указанная цель достигается тем, что в пересчетную схему введен второй дешифратор, триггер и схема «И», причем входы второго дешифратора соединены с выходами разрядов регистра, соответствующих другой кодовой комбинации, а выход его соединен со входом триггера, выход которого соединен с одним входом схемы «И», другой вход которой соединен с выходом первого дешифратора.

Схема предлагаемого устройства приведена на чертеже.

Схема состоит из регистра сдвига 1, схемы

2 логической обратной связи, дешифраторов

} (ii)424I33

424133

Составитель В. Пахунов

Редактор Б Нанкина

Техред Е. Борисова

Корректор А. Дзесова

Типография, пр. Сапунова, 2 же момент на выходе дешифратора 4 появляется сигнал «1» в результате появления второй дешифрируемой комбинации на входе дешифратора 4. Сигнал с выхода триггера 5 совместно с сигналом с выхода дешифратора

4 вызывают появление сигнала на выходе схемы «И» 6. Длительность сигнала на выходе триггера 5 равна длительности сигнала на выходе дешифратора 4, так как триггер 5 перебрасывается в прежнее состояние первым же входным сигналом пер есчетной схемы, следующим за моментом перехода этого триггера в состояние «единица». Т. о. выходной сигнал, снимаемый с выхода схемы «И» 6, будет иметь длительность, равную периоду входных тактовых импульсов, а период следования выходных сигналов будет определяться коэффициентом пересчета.

В случае отказа отдельных разрядов регистра 1 на выходе отказавшего разряда устанавливается постоянный сигнал «0»(или «1»).

При этом старший разряд регистра после определенного числа тактовых импульсов с момента возникновения отказа переходит в постоянное состоянце нуль (или единица). В результате э1ого;перестают появляться обе или по крайней аде.емца.. из дешифрируемых комбинаций, поскольку они отличаются в последнем разряде. Даже если одна из дешифрируемых комбинаций периодически появляется на дешифраторе 3 или 4, выходной сигнал будет отсутствовать, так как либо выходной сигнал дешифратора 4 либо выходной сигнал триггера 5 соответственно будет равен нулю. зо

Для того чтобы ложный выходной сигнал не появлялся при отказах элементов цепи обратной связи, дешифрируемые комоинации следует выбирать так, чтобы в дешифрируемой комбинации нули чередовались с единицами, при этом всегда будет соблюдаться ука. занный выше принцип пропадания обеих или хотя бы одной из дешифрируемых комбинаций. Отказы триггера 5, при которых он сохраняет нулевое состояние, не приводят к появлению ложных сигналов. При отказе триггера 5, когда он сохраняет постоянное состояние «единица», пересчетная схема продолжает вырабатывать правильные выходные сигналы, но меняются свойства исключения ложных выходных сигналов при отказах других ее элементов. Лналогично проявляются и отказы дешифратора 4, при которых на выходе этой схемы устанавливаются сигналы «0» или «1».

Отказы схемы «И» 6 также не могут привести к появлению ложных выходных импульсных сигналов.

Таким образом, предлагаемое устройство свободно от недостатка, заключающегося в опасности появления ложных выходных сигналов при отказах его элементов.

Предмет изобретения

Пересчетная схема, содержащая регистр с обратной связью и первый дешифратор, входы которого соединены с выходами разрядов регистра, соответствующих одной кодовой комбинации, отличающаяся тем, что, с целью увеличения надежности, в нее введен второй дешифратор, триггер и схема «И», причем входы второго дешифратора соединены с выходами разрядов регистра, соответствующих другой кодовой комоинации, а выход его соединен со входом триггера, выход которого соединен с одним входом схемы «И», другой вход которой соединен с выходом первого дешифратора.

Заказ 2311 2 Изд, ¹ 1491

Тираж 624 Подписное

ЦНИИПИ Государственного комитета

Совета Министров СССР по делам изобретений и открытий

Москва, K-35, Раушская наб., д. 4/5

Пересчетная схема Пересчетная схема 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для определения состава и веса критических путей в орграфе без петель

Изобретение относится к электросвязи и может быть использовано для поиска информации и идентификации применяемых в цифровых системах связи кадров коммуникационных протоколов, относящихся к подмножеству процедур HDLC

Изобретение относится к вычислительной технике и может быть использовано в многомашинных вычислительных системах с общей магистралью, в многомашинных системах управления связью

Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине

Изобретение относится к вычислительной технике и может быть использовано в электронной цифровой вычислительной машине

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами, между процессорами, а также между процессорами и запоминающими устройствами

Изобретение относится к специализированным средствам вычислительной техники и предназначено для моделирования системы радиосвязи, функционирующей в режиме незакрепленных каналов (в режиме радио-АТС)

Изобретение относится к вычислительной технике и может быть использовано в системе управления базами данных

Изобретение относится к вычислительным средствам специального назначения и предназначено для использования в автоматизированных системах информации о движении транспорта, преимущественно о движении железнодорожного транспорта

Изобретение относится к электронным игровым и сервисным системам, которые могут использоваться в локальных и глобальных сетях для создания казино
Наверх